溯本求源——透视让DDR3更强大的“魔方”
DDR3内存的数据频率将从800MHz起步并轻松达到1600MHz，而如今DDR2内存虽然也能达到1066MHz，但此时过高的频率已经让其成本居高不下，这也注定了高频率的DDR2内存很难成为普通用户的标配。与现在的DDR2 800所拥有的6.4GB/s数据带宽相比，DDR3 1600的带宽将提升至12.8GB/s，这个数值恰恰是前者的两倍，而它们的内存芯片核心频率同样是200MHz！到底是什么“魔方”赋予DDR3如此强大的力量？
事实上，不管是DDR、DDR2还是DDR3内存，它们的“祖先”都是“SDRAM” （Synchronized DRAM，同步动态随机存储器）。为了更好地理解DDR3的关键技术，我们有必要从SDRAM的发展历程说起。1996年底，SDRAM开始在PC系统中出现，这种内存采用了同步运作机制，内存与系统总线工作在同样的频率上，有效消除了需要同步等待的问题，工作效率比以往提升了50%。尽管如此，SDRAM还是有个令人遗憾的缺陷，那就是SDRAM仅能在充电那一刻存取数据，每一次充放电的动作只能读写一次，这无疑浪费了SDRAM强大的功能。DDR内存吸取了SDRAM的教训，它没把放电的机会浪费掉，每个传输周期都有两次存取动作，同样频率下传输带宽就会比SDRAM提高一倍。我们把DDR的这种技术称为“2Bit Prefetch”，即2位数据预读取技术。
当DDR发展到极限时，DDR2就来接班了，它在技术体系上继承于DDR，主要针对“I/O Buffer”（输入/输出缓冲）部件作出改进。以往I/O Buffer的频率等同于内存颗粒的核心频率，DDR2则把I/O Buffer的频率提升一倍，这样一来，DDR2每次预读取的数据就达到了4位，每次传输的数据量就比DDR多一倍。注意观察，我们不难发现，在内存从SDRAM进化至DDR2的过程中，数据预读取技术扮演着最为关键的角色。同样地，DDR3内存也把这种技术当作性能提升的法宝，其数据预读取已从DDR2的4位提升至8位，此时内存颗粒的核心频率只相当于数据频率的1/8，即使内存颗粒的核心频率只有100MHz，DDR3的数据频率也能达到800MHz。正是8位数据预读取技术这个强大的“魔方”把DDR3的性能再往上推了一个台阶。
节能环保并重——透视低功耗的其他法宝
为了顺应节能环保的趋势，DDR3还增加了重置、温度自动刷新、局部自刷新等功能。通过重置功能，DDR3的初始化处理变得十分简单，在重置期间，DDR3将关闭不必要的功能，数据总线上的“风吹草动”它都不予理睬，此举可以让DDR3节省不必要的电力消耗。事实上，业界对重置功能早就有所要求，此次DDR3总算是响应“号召”了。至于温度自动刷新、局部自刷新功能则是可选设计，前者通过温度传感器来控制刷新的频率，能在保证数据不丢失的情况下尽量减少刷新频率，从而降低内存的工作温度，后者只刷新必要的部分逻辑BANK，而不是像以往那样全部刷新，刷新范围的减少自然降低了内存的发热量。
在封装方式上，DDR3继续沿用DDR2的FBGA封装，8bit芯片采用78球FBGA封装，16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规格，引脚数量的增加主要是为了适应新增功能的需要。值得注意的是，在绿色环保之风席卷电脑领域的大环境下，DDR3被要求必须使用绿色封装，不能含有任何有害物质。
没有最好，只有更好——DDR3为稳定高效作出的改进
除了预读取位数不一样，DDR3与DDR2还有什么不同之处？“没有最好，只有更好”，为了让DDR3内存更稳定、更高效地工作，DDR3内存在连接模式、突发长度、寻址时序、参考电压等方面都作出了改进。
点对点连接
为了减轻地址、命令、控制和数据总线的负担，DDR3使用了点对点的连接模式，即一个内存控制器只能与一个内存通道打交道，内存控制器与DDR3内存模组之间是点对点（单物理Bank的模组）或点对双点（双物理Bank的模组）的关系。对内存控制器“减负”后，内存性能有望被进一步提升。此外，为了顺应未来大容量内存的需求，DDR3起始的逻辑Bank就是8个，同时还为以后的16个逻辑Bank作好准备，DDR3内存的容量将从512MB起步，当DDR3走向普及时，4GB甚至8GB的内存将有望成为普通用户的标配。
小知识：物理BANK就是内存和主板上的北桥芯片之间用来交换数据的通道，有些内存条单面就是一个物理BANK，但有些双面才是一个物理BANK。逻辑BANK则要从内存芯片寻址的基本原理说起，内存的数据以位为单位写入一个大阵列中，每个单元格我们称为CELL，只要指定行、列就可以准确地定位到某个CELL，这就是内存芯片寻址的基本原理，这样的一个阵列我们称为逻辑BANK。
突发长度
为了顺应8位数据预读取位数的需要，DDR3提供了两种突发传输模式：一种被固定为8；另一种则通过“合成”来实现。我们知道，对于DDR2和早期的DDR系统，“BL（Burst Length ，突发长度）=4”是常用的，为此DDR3新增了一个“4bit Burst Chop”（4位突发突变）的模式，通过一个“BL=4”读取操作加上一个“BL=4”的写入操作来合成一个“BL=8”的数据突发传输，这种模式可以通过A12地址线来控制。为了克服以往突发传输控制不灵活的缺陷，DDR3不再支持任何突发中断操作，而改用顺序突发等更灵活的突发传输来进行控制。
小知识：突发是指在同一行中相邻的存储单元连续进行数据传输的方式，连续传输所涉及到的存储单元数量就是突发长度。只要指定起始列地址与突发长度，内存就会依次自动对后面相应数量的存储单元进行读/写操作而不再需要控制器连续地提供列地址。BL越长，对连续的大数据量传输就越有好处，但是对零散的数据，BL太长反而会造成总线周期的浪费。从厂商多年总结出来的经验来看，网关、路由器的BL长度一般设置为1或2、显卡一般要大于8、而PC主机一般为4或8。
寻址时序
在从DDR升级到DDR2的过程中，人们曾对DDR2的性能产生质疑，更高的时序让DDR2 400的表现不尽如人意，直到DDR2 533和DDR2 667登台后，DDR2的优势才逐渐显示出来。DDR3会不会重蹈覆辙？事实上，当预读取位数增加以后，就如同让一个搬运工一次背上更多的货物，他行动起来的速度肯定会有所下降。DDR3的CL周期也将比DDR2有所提高。DDR3还新增了一个时序参数——写入延迟，这一参数将根据具体的工作频率而定。虽然时序有所增加，不过凭借着更高的工作频率，DDR3的内存延迟时间还是获得了明显改善，在目前JEDEC的DDR3内存规范中，DDR3 1066、DDR3 1333、DDR3 1600的内存延迟值应为13.125ns、12ns及11.25ns，与DDR2相比提升了约25%。这就如同让一个身强体壮的人去搬运东西，虽然你每次给他更多的搬运量，不过他的力气大，一个人能顶普通的两个人，搬运效率自然就更高了。DDR3内存的性能优势将从1066MHz起开始显现，也是同样的道理。
联系客服
