Standard Cell 介绍——Retention Cell

本公众号【读芯树：duxinshu_PD】主要介绍数字集成电路物理设计（PD）相关知识，才疏学浅，如有错误，欢迎指正交流学习。

这是集成电路物理设计的第二个系列【standard cell】的第八篇文章，本篇文章主要讲解Retention Cell相关知识：

1，什么是Retention Cell？

• Retention Cell是一种特殊的sequential cell，这种cell在primary power断开后，还可以保持cell内部存储的信号状态，当再次上电后可以恢复之前存储的状态。

• 在power gated电路中，有些寄存器信号非常重要，即使在掉电后仍需要保存，以保证再次上电后逻辑电路可以不用通过reset就可以快速正确运行。

• Retention Cell有多种实现方式，最常见的一种Retention Cell是Master/Slave-alive Retentiion Cell，这种cell包含一个正常的flip-flop，slave latch在retention阶段存储数据，slave latch的power rail通过alway on rail连接。一般slave latch通过高阈值电压器件实现，以减少leakage power。

• 相比于普通的寄存器，retention寄存器内部多一个独立电源的latch，这个独立电源结构连接到alway on domain电源上，当master latch掉电后，slave latch会存储掉电前状态，当master latch再次上电后，将slave latch的状态重新读取到master latch。
  

2，为什么需要使用Retention Cell?

• 在多种情况下，在power-gated mode下有一些flip-flop的状态需要在断电时维持其状态，等再次上电时恢复到原来的状态，否则，其状态可能会出现“X state”，为避免出现“X state”，需要使用Retentiion Cell在断电时维持其原来状态。

• 考虑一种Power-Gated domain的FSM，其input信号来自于alway on domain。 其状态状态转换如下图所示，有四种状态和一个输入信号。假设在S2 state时，电路进入power gated mode，当电路再次上电时，其input信号是确定的（来自always on domain），但FSM state是不确定的，所以该电路需要重新reset进入到S0状态。当每次进入power gated mode，电路都需要进行一次reset，这会影响电路的性能，retention cell可以在power gated mode下存储state信号，不再需要reset。

  
  
  

3，常见的几种Retention Cell:

4，Retention Cell vs DFF

如下图所示，Retention Cell和DFF的区别在于，Retention Cell的slave latch的power rail连接alway on supply，同时还多一个SLEEP信号。为保证slave latch所存储的信号，需要使用SELLP信号将slave latch在SLEEP信号为low时有效。当处于retentiion mode时，SLEEP信号为high。

5，Retention Issues

• 为减少master/slave alive retention cell的leakage power，使用high Vth晶体管实现slave latch，这会导致从CLK->Q的delay增加，影响其性能。

• master/slave alive retention cell在CLK 为low时取回slave latch中存储的状态。当再次上电时，CLK为high时，master latch的输出为'x state'，这会导致slave latch的输出为'x state'。

• master/slave alive retention cell的缺点可以使用其他种类的retention cell替换，但这可能会增加cel的面积。

6，可以使用普通的register替换retention cell吗？

可以将普通register替换retention cell，但需要使用isolation cell，isolation cell的数目由input信号的数目决定。isolation cell相关介绍参考：Standard Cell 介绍——Isolation Cell