本公众号【读芯树：duxinshu_PD】主要介绍数字集成电路物理设计（PD）相关知识，才疏学浅，如有错误，欢迎指正交流学习。
这是集成电路物理设计的第二个系列【standard cell】的第五篇文章，本篇文章主要讲解Spare Cell & GCELL相关知识：
1，什么是spare cell？
spare cell是palacement完成后（或者之前）插入的冗余逻辑单元。当postMask ECO发生时，修改逻辑单元是通过使用spare cell实现的，这种方法不需要修改bask layer，只需要修改metal layer就可以实现逻辑关系修改。
spare cell一般会包含基本的standar cell如: inverter, buffer, nand, nor, and, or, xor, mux, FF等等。
spare cell在不使用的情况下，没有任何逻辑功能，类似于Filler。
spare cell的input pin需要通过tie cell连接到VDD或者VSS，输出pin悬空。当需要修改逻辑时，断开input pin的连接，然后重新进行eco的连接。
2，为什么需要insert spare cell?
如果在芯片制造完成后发现有功能上的错误需要修改时，或者在下次制造时需要提升某些性能时，可以通过spare cell实现功能上的修改，这可以节省设计时间和流片成本。
spare cell通过修改最小的mask 层数实现功能的修改或者提升，这不需要修改base layer就可以实现。通过Metal ECO可以节省时间和成本。
3，如何insert spare cell:
一：PnR tool command
FC/ICC2 cmd:
Innovus cmd:
定义一个spareCell的module，然后加入想使用的spare cells。将spare cell的input pins连接VDD/GND，实例化这个module。
4，spare cell的inputs pins可以不连接或者悬空吗？
当spare cell的input pin floating时，其电压是不确定的，可能是0也可能是1，如果是0或者1，在CMOS电路中至少有一个晶体管是关闭状态，这基本是没有功耗的。当输入是floating时，会有很多因素（如noise）影响输入的电压值，这会造成额外的toggle，产生多余的功耗。
另一方面，输入的不确定性有可能会使得输入电压位于nMOS和pMOS开启电压之间，这种亚稳态是非常危险的，这会形成一条从VDD到VSS的导通路径，持续产生短路功耗。
5，可以将所有的filler替换为spare cell吗？
spare cell存在静态功耗，filler cell不存在静态功耗。
spare cell的种类和大小有限，filler cell的大小种类丰富。
6，spare cell的优点和缺点？
优点：
可重复利用性：只需要修改metal和via masks，不需要修改base layer。
灵活性：很小的修改就可以实现逻辑功能修改。
成本低/时间短：只需要修改几层mask，这大大节约了设计的成本和时间。
缺点：
leakage power：spare cell内部的cell存在leakage power。
area: spare cell会占用多余的芯片面积。
7，什么是GCell?
GCell是一种ECO Cell，当需要进行func ECO时，不需要改变base layer mask，只需要进行metal ECO就可以实现。
在加入filler阶段，需要加入GDCAP，在func ECO阶段，使用Gcell替换GDCAP cell，通过metal ECO方式实现func ECO。
ECO Cell的命名规则参考：Standard Cell 介绍——Cell命名规则与特性
GDCAP Cell相关介绍参考：Physical Cell 介绍——DCAP Cell
8，GDCAP & GDBUFD1 & BUFD1的layout & schematic 比较
GDCAP 和GCELL的base layer完全一样
GDCAP和GCELL的metal layer不一样
9，spare cell和GCELL的区别
spare cell是预先放置的function cell，内部功能cell丰富，占用的面积较大，对fp的面积利用率有影响。
GCELL是发生ECO时替换GDCAP的cell，需要哪种GCELL就替换哪种CELL。
10，参考文献
联系客服
