Standard Cell 介绍——Delay Cell

本公众号【读芯树：duxinshu_PD】主要介绍数字集成电路物理设计（PD）相关知识，才疏学浅，如有错误，欢迎指正交流学习。

这是集成电路物理设计的第二个系列【standard cell】的第四篇文章，本篇文章主要讲解Delay Cell相关知识：

1，什么是Delay Cell？

• Delay Cell用于增加path的delay，一般是在fix hold timing violation的时候使用。不同的delay cell有不同的delay time，不同的面积，根据实际情况选择合适的delay cell。
  

2，Delay Cell和Buffer Cell的区别

• 在实现相同delay time的前提下，使用buffer串联的方式不仅会增加设计的面积，还会增加功耗。

• inverter(buffer)：通过级数的串联增加delay time 。

• delay cell： 通过晶体管的串联增加delay time (增加input cap 和transistor resistor来增加delay time)。

3，Delay Cell的schematic

• 将delay time从小到大排列：DLEA < DELB <DELC < DELD < DELE。

• Delay Cell的驱动能力与BUF类似：delay cell中的input stage和output stage都是通过简单的反相器实现，这基本不会改变delay cell的驱动能力。

• 通过增加中间2pMOS+2nMOS的反相器的级数实现不同delay time的delay cell。

4，Dealy Cell 相关的setting:

• FC/ICC2 cmd:

  >foreach cell $delay_cells {set_lib_cell_purpose -include hold [get_lib_cells */$cell] }
  
  

• Innovus cmd:

  >foreach cell $delay_cells {setDontUse $cell false}
  >optDesign -postRoute -hold -expandeViews -outDir $rpt -prefix postRoute_OptHold
  >>foreach cell $delay_cells {setDontUse $cell true}

5，参考文献

1，Christian [the evolution, pitfalls, and cargo cult engineering of advanced digital timing sign-off]

2，Fusion Compiler/ IC Compiler 2 user guide

3，Innovus user guide