本公众号【读芯树:duxinshu_PD】主要介绍数字集成电路物理设计(PD)相关知识,才疏学浅,如有错误,欢迎指正交流学习。
这是集成电路物理设计的第二个系列【standard cell】的第二篇文章,本篇文章主要讲解CK Cell & DCCK Cell相关知识:
1,什么是CK & DCCK Cell?
相比于普通的standard cell,CK cell的rise time和fall time有更好的balanced。(面积可以不增加)
相比于CK Cell,DCCK Cell内部有CAP连接的晶体管,且相同驱动的DCCK Cell的面积比CK Cell的面积大。
CK & DCCK Cell一般用于CTS中clock network上的cell。
CKBDx : clock buffer
CKNDx: clock inverter
CKMUX2Dx: 2 inputs clock mux
CKND2Dx: 2 inputs clock NAND cell
CKXOR2Dx: 2 inputs clock XOR cell
CKAND2Dx: 2 inputs clock AND cell
2,CKND Cell & DCCKND Cell schematic 和layout
DCCK Cell的layout面积比CK Cell的面积大一倍左右。
DCCK Cell中除了实现CK Cell的功能外还包含DCAP的部分,Dummy transistor部分。
DCCK Cell有更好的去IR Drop特点。
3,CTS 相关cell的setting:
FC/ICC2 cmd:
>set_lib_cell_purpose -include cts [get_lib_cells */CKBD*]
>set_lib_cell_purpose -include cts [get_lib_cells */CKND*]
>set_lib_cell_purpose -include cts [get_lib_cells */ICGD*]
Innovus cmd:
>set_ccopt_property buffer_cells {CKBD1 CKBD2 CKBD4}
>set_ccopt_property inverter_cells {CKND1 CKND2 CKND4}
>set_ccopt_property clock_gating_cells {ICGD1 ICGD2 ICGD4}
4,参考文献
联系客服