Physical Cell 介绍——Filler Cell

本公众号【读芯树：duxinshu_PD】主要介绍数字集成电路物理设计（PD）相关知识，才疏学浅，如有错误，欢迎指正交流学习。

这是集成电路物理设计的第一个系列【physical cell】的第四篇文章，本篇文章主要讲解Filler Cell相关知识：

1，什么是Filler Cell？

• Filler Cell内部没有任何逻辑连接关系，只包含：nWell, pWelll, n-implant, p-implant, poly和metal层，没有input pin和output pin。

• Filler Cell 用于连接ROW上的VDD和VSS，同时将衬底连接起来。

2，为什么需要insert Filler Cell?

• 在放置完所有的standand cell和macro之后，standand cell (macro）之间会存在很多gap，这些gap 会将ROW上的VDD和VSS切断，同时nWell和pWell也会断开，这会产生大量的DRC Violations。

• 为保证电源网络的完整连接，well layer和implant layer的连续性，需要加入Filler Cell将其连接起来。
  

3，如何Insert Filler Cell？ 

• 在完成P&R之后，加入DCAP Cell和Filler。

• 在加入Filler过程中从面积最大的cell开始加入 (e.g. 16W > 8W > 4W> 2W > 1W)。(reduce runtime)

• FC/ICC2 cmd:

  >set decap_cell [sort_collection -desc [get_lib_cells */DCAP*] area]
  >create_stdcell_fillers -lib_cell $decap_cell -continue_on_error
  >remove_stdcell_fillers_with_violation
  >set filler_cells [sort_collection -desc [get_lib_cells */FILL*] area]
  >create_stdcell_fillers -lib_cell $filler_cells

• Innovus cmd:

  >deleteAllCellPad
  >setFillerMode -reset
  >set fiiller_cell 'DCAP64 DCAP32 ... DCAP8 FILL4 ... FILL1'
  >setFillerMode -core $fiiller_cell -preserveUserOrder true -fitGap false -corePrefix FILLER 
  >addFiller
  >checkFiller

4，为什么需要连续的nWell和implant区域？

• 如果是连续的nWell和implant layer，这有利于foundary生产mask，减少工艺的复杂度。

• 如果nWell和implant layer不连续，这会有DRC问题，影响芯片良率（well proximity effect）。

• 如果nWell和implant layer不连续，这会产生很多独立的nWell isoland，这需要额外的well tap cell的使用，会增加额外的面积。