长按识别二维码，收看2018《麻省理工科技评论》区块链技术峰会
半导体技术可以说是所有的技术之母，没有半导体技术，那么目前流行的AI、云计算、数据中心也无法成立，因此，半导体技术的发展一直以来都是中国发展科技产业的重要关键。目前中国在 IC 设计与制造等方面已经培养出不少具备坚强实力的厂商，比如说设计方面有海思、展讯，代工制造有中芯，而封测也有江苏长电与南通等。
但半导体产业的另一个关键环节，也就是存储，此一领域技术长期把持在某些特定美系与日系厂商手中，相较于其他领域，中国半导体厂商在存储技术领域的发展显得艰辛许多。
目前主流存储技术几乎都掌握在国际大厂的手中，也因此，中国在发展自有半导体存储技术时，一方面因为专利和关键技术受制于人，且相关技术人才极为缺乏，以致难有突破；另一方面由于起步晚，当国际大厂都已经进入更先进世代产品的制造时，中国厂商仍然在量产挣扎。即便成功量产，也注定很难真正与国际大厂进行竞争。
过去中国凭借着市场优势，吸纳国际大厂的技术与人才，并化为己用，但当国际厂商开始警觉这个庞大的市场已经反客为主，以过去从自己身上吸纳的技术来对付自己之后，技术和人才的转移门槛也越来越高。而近年来中国并购国际科技大厂几乎都告失败，也是因为这个原因。
在此情况下，中国的内存技术发展就需要反求诸己，开创新的道路，而非仅止于复制别人的成果。
最近，复旦大学所研发的存储架构正为中国半导体存储带来一线光明，该存储结构基于电荷技术，其基础结构论文定名为用”基于范德瓦尔斯异构结构的半浮栅(SFG)准非易失性应用存储器”(A semi-floating gate memory based on van der Waals heterostructures for quasi-non-volatile applications)，并且发表在自然纳米技术期刊上，引起了相当大的关注。
DT 君认为，若此技术能持续发展，或许能成为中国半导体储存产业未来的突破口，作为抵抗国际大厂独占相关半导体存储技术的重要武器之一。
旧世代半导体存储技术壁垒分明，需另辟蹊径
目前半导体存储技术分成两种，分别是以 DRAM 为主的易失性架构，以及以 NAND 为主的非易失性架构，二者在国际市场都有数十年的发展时间，技术都已经相当成熟，且都要往 3D 立体堆栈的方向来增加存储密度，在缺乏技术积累的情况之下，中国半导体存储技术发展至今，不仅具备了基本的量产技术，也开始往立体堆栈的方向前进，在毫无技术根基的情况之下能有这样的进展，其实已经相当不错。
然而 DRAM 或 NAND 这些旧世代技术发展已经相当悠久，几乎所有专利都掌握在国外厂商的手中，中国要量产自用可能没有太大的问题，但如果要往世界营销，那随之而来的专利争议恐怕才是最大的隐忧。
那么，或许走不同的路才是最好的选择？
其实主要半导体存储大厂都已经在发展各自的次世代内存技术，包含磁阻式内存( Magnetoresistive Random Access Memory : MRAM ) 、相变内存( Phase Change Random Access Memory : PCRAM ) 以及电阻式内存.(Resistive Random access Memory, RRAM ) 等三大类，相较起传统半导体存储技术，这些新的架构都往融合目前易失性的存取效能与非易失性内存技术的非挥发存储特性为方向，虽然这些技术的提出都已经有十几年的历史，但截至目前为止，都还是在相当早期的阶段，除了英特尔把 PCRAM 成功量产，定名为 XPoint 内存之外，其他技术的商用化都还遥遥无期。
但即便是XPoint内存，还只是针对高端冷门的应用，而非一般消费市场。这些次世代内存技术之所以没有办法快速发展普及，除了技术本身具有一定难度以外，最重要的是主要半导体存储大厂都背负了既有技术架构的包袱，无法轻易舍弃现有的架构，转而投入新架构。
而身为内存消费量最大的市场之一，中国过去在传统半导体内存技术并没有太大的积累，虽导致话语权掌握在外商手中，但身上没有太多包袱、也许能成为推动中国化身次世代半导体存储技术商用领航者有利条件。
复旦成果：更具弹性的二合一半导体存储架构
半浮栅( SFG )存储器与前面提到的次世代内存具备类似的读写特性，结构类似于典型的场效应晶体管，只是半浮栅晶体管可以“记忆”来自栅极的施加电压。研究人员已经表明，他们制造的 2D 半浮栅存储器的刷新时间(10 纳秒) 比 DRAM ( 64 毫秒)快了 156 倍，由于操作时间极短，可相当程度节省功耗，并且在纳秒时间尺度(15 纳秒)上实现了超高速写入操作，与 DRAM 相当(10 纳秒)。 这款新器件的写入操作性能也比基于2D材质的其他存储器提高了上百倍。
这些刷新时间和写入操作的改进表明，准非易失性存储器有可能弥合易失性和非易失性存储器技术之间的差距，并降低频繁刷新操作所需的功耗，从而实现高速和低速功率随机存取存储器的设计。
► 图. 用于准非易失应用的范德瓦尔斯结构半浮栅存储
除了以上极佳的读写与功耗特性外，该技术更实现了可按需定制(10秒-10年)的可调控数据准非易失特性。
这种全新特性不仅在高速内存中可以极大降低存储功耗，同时还可以实现数据有效期截止后自然消失，在特殊应用场景解决了保密性和传输的矛盾。这种可调控数据准非易失特性，是相较于其他三种次世代内存技术的最大不同点。
在过去的20年里，半导体器件一直都遵循摩尔定律所带来的挑战 ，工程人员知道随着这些器件的尺寸缩小，MOSFET的栅极越来越难以阻止电子的流动，当电子乱跑，半导体器件就会发生不可预期的计算错误，以及难以解决的废热问题。过去一般都通过使用新型材料来解决这些问题，而有些人对于通过新材料的导入来让半导体器件挑战1纳米的栅极尺寸抱持乐观的想法。
但实际上，即便具备了新材料，要超过5纳米的限制仍然是极大的工程挑战，此时电子开始将产生隧穿效应，贯穿栅极材料，导致效率与功耗的问题。
但未来可能要换个方向，若反向利用电子隧穿效应来发展出更好的计算架构，那么摩尔定律会许有机会在未来数十年的时间继续延续下去？否则未来半导体芯片在工艺方面的发展可能真的会在未来数年停止。
但半浮栅架构将电子隧穿从缺点转为优势。通过半浮栅设计，包括将正掺杂浮栅耦合到负掺杂漏极区域的隧穿场效应晶体管，存储在半浮栅上的电荷则是用于切换晶体管开关的电压阈值，通过以上措施很好的利用了电子隧穿效应，从而加速其工作并降低功耗。
在目前的试验平台上，研究人员在其器件结构上使用了包括由二维材料二硒化钨制成的通道；二维半导体二硫化钼（MoS2）与绝缘体六方氮化硼的组合用作半阻挡层；二硫化钼和二硒化钨之间的异质结充当p-n结开关。通过二维过度金属材料二硫化钼的应用，创造出一种原子级薄度的半导体，它的电导率（conductivity）可以被精细的调整，进而形成具有高开关电流比的内存基础组件。
仍有困难，但同样有望为中国创造机会
目前广泛使用的半导体工艺要支持量产此技术必须要有相当大幅度的调整，这对于其规模化量产会是个相当大的挑战，而且其与目前计算架构的匹配也是问题之一，但这些并不是不能突破的问题。
只要考虑到未来能否掌握半导体存储技术的话语权，以及其对产业可能产生的影响，那么就会知道这是个极为关键的技术，未来甚至将激起下一波内存技术军备竞赛，因为传统 DRAM、NAND 存储技术已经没有太多空间可以进入，即便实现量产，最终仍要受制于人。
既然如此，那么何不放眼未来，投资目前才刚起步的次世代存储架构，就如中国在数年前之前就已积极投入5G通信架构技术的积极卡位，争取具有全球制高点的话语权，对于中国产业科技自主而言才是正确的方向。
-End-
参考：
http://science.sciencemag.org/content/341/6146/640.full?sid=983b157d-3bfa-41df-88cc-90a73a6baf13
https://spectrum.ieee.org/nanoclast/semiconductors/devices/quasinonvolatile-memory-looks-to-fill-gap-between-volatile-and-nonvolatile-memory
联系客服
