打开APP
userphoto
未登录

开通VIP,畅享免费电子书等14项超值服

开通VIP
【quartus II】0-创建工程模板

一、创建工程

1、激活安装quartus II软件后,打开即见如下界面

2在菜单栏 “File -> New Project Wizard…”中,进入创建工程流程

3、第一部分,如下图,配置路径、项目名称、以及顶层文件(类似C语言的main)

(记得这一步之前还有个配置流程简介,告知接下来的配置流程,估计版本更新,删了这个展示页)

配置前如下:路径定位到软件所在位置,这个需要修改到需要的位置。

配置后如下需要注意路径不能有中文

在"0-template"文件夹中新建了4个文件:

doc: 存放工程相关资料

par: 存放工程文件

rtl: 存放源代码

sim: 存放仿真文件

路径选择为“0-template/par”,将工程建在“par”文件夹中,工程名为“template”

 

4、第二部分,添加设计文件

本工程目的是制作一个模板工程,相当于空工程,不需要添加文件。

5、第三部分,选择目标芯片型号

首先需要选设备家族“Device family”“Cyclone IV E”,后面直接输入芯片型号,或者根据需求来选。

(本人测试设备已经确定,故型号确定;若没有实物,可根据实际需求自定义选择。芯片型号也可在建好工程后修改。)

①根据型号查找

②根据需求查找

6、第四部分,设置EDA电子设计自动化工具

模板工程也不需要设置,故直接next。

7、第五部分,总结界面

介绍目前配置的工程信息

上述即创建完一个模板工程

 

二、添加顶层文件

 

1、上一步骤后创建的空白工程是不完整的,使用“综合分析”后,直接报错,缺少顶层文件。

2、添加“Verilog HDL”文件后,按照格式编写如下名称的顶层模块

3、将文件保存到“rtl/template.v”

4、“综合分析”查看工程情况

 

上述工程模板制作OK

本站仅提供存储服务,所有内容均由用户发布,如发现有害或侵权内容,请点击举报
打开APP,阅读全文并永久保存 查看更多类似文章
猜你喜欢
类似文章
【热】打开小程序,算一算2024你的财运
magento开启模板路径提示
很详细的Quartus软件的SignalTap 使用教程
写给5年前端妹子的三万字脚手架教程
SignalTap II逻辑分析仪的使用
Qsys & NiosII SBT基础操作
【连载】 FPGA Verilog HDL 系列实例
更多类似文章 >>
生活服务
热点新闻
分享 收藏 导长图 关注 下载文章
绑定账号成功
后续可登录账号畅享VIP特权!
如果VIP功能使用有故障,
可点击这里联系客服!

联系客服