脉冲边缘检测法

具体就是建立2个寄存器，形成二级寄存器。在时钟触发中，首先把被测数据送入第一个寄存器中，然后在下一个时钟上沿到来时，将第一个寄存器中的数据存入第二个寄存器，也就是说第二个寄存器中的数据始终比第一个寄存器晚一个周期，即晚一个数据，然后再将第一个寄存器中的数据取反与第二个寄存器的数据相与，产生的数存入一个新的寄存器里，这样产生的结果是当第一个寄存器中的数据（注意：不是被测数据）由1变为0时（即下降沿），就会在新的寄存器里产生一个高电平，并维持一个周期；如果是检测上升沿，则是将第二个寄存器取反，然后与第一个寄存器值相与，结果存入新的寄存器中，这样将会在被测数据的上升沿时，新的寄存器里产生一个高电平。

例子：

reg[2:0] key_rst;

always @(posedge clk  or negedge rst_n)
if (!rst_n) key_rst <= 3'b111;
else key_rst <= {sw3_n,sw2_n,sw1_n};

reg[2:0] key_rst_r;  //每个时钟周期的上升沿将low_sw信号锁存到low_sw_r中

always @ ( posedge clk  or negedge rst_n )
if (!rst_n) key_rst_r <= 3'b111;
else key_rst_r <= key_rst;
//当寄存器key_rst由1变为0时，led_an的值变为高，维持一个时钟周期
wire[2:0] key_an = key_rst_r & ( ~key_rst);

本文来自CSDN博客，转载请标明出处：http://blog.csdn.net/LVY33/archive/2011/03/05/6225925.aspx

一种“边沿检测电路”和“脉宽检测电路”的设计方法

Saturday, April 14, 2007 5:57:45 AM

IC

关于“边沿检测电路”和“脉宽检测电路”有很多设计方法，以下是一种比较常见的设计方法，大部分的“边沿检测电路”和“脉宽检测电路”都是分别以这两种电路为基础实现的，也是我们在芯片设计中经常采用的方法：

（1）边沿检测电路

上图给出的是一种下降沿检测电路，当输入有下降沿出现时，输出则会产生一个高脉冲，脉冲的宽度由非门构成的延时电路决定。

（2）脉宽检测电路

上图给出的则是一种脉宽检测电路，和边沿检测电路的原理相同，也是利用了非门构成的延时电路。该图给出的是负脉冲宽度检测电路，只有负脉冲的宽度大于一定的值时，才能输出一个高脉冲。这个最小脉宽由非门构成的延时电路决定，而输出的高脉冲宽度则是输入脉冲宽度与最小脉宽之差。

通常我们在实际的设计中不只利用非门本身的延时，如果需要的延时比较大时，可以在非门后加一些电容。

利用这两个电路为基础，我们很容易就扩展出“上升沿检测”、“正脉冲宽度检测”，“高脉冲输出”还是“低脉冲输出”。甚至可以扩展出功能可配置的检测电路。