ATmega32 引脚功能

引脚名称 ATmega32引脚功能说明 

VCC 电源正  

GND 电源地  

端口A 
 (PA7..PA0) 

端口A 做为A/D 转换器的模拟输入端。端口A 为8 位双向I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口A 处于高阻状态。 

端口B 
 (PB7..PB0) 

端口B 为8 位双向I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口B 处于高阻状态。 
 端口B 也可以用做其他不同的特殊功能，请参见 P55。 

端口C 
 (PC7..PC0) 

端口C 为8 位双向I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口C 处于高阻状态。如果JTAG接口使能，即使复位出现引脚 PC5(TDI)、 PC3(TMS)与 PC2(TCK)的上拉电阻被激活。端口C 也可以用做其他不同的特殊功能，请参见 P58。 

端口D 
 (PD7..PD0) 

端口D 为8 位双向I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口D 处于高阻状态。端口D 也可以用做其他不同的特殊功能，请参见 P61。 

RESET 复位输入引脚。持续时间超过最小门限时间的低电平将引起系统复位。门限时间见P36Table 15。持续时间小于门限间的脉冲不能保证可靠复位。  

XTAL1 反向振荡放大器与片内时钟操作电路的输入端。  

XTAL2 反向振荡放大器的输出端。  

AVCC AVCC是端口A与A/D转换器的电源。不使用ADC时，该引脚应直接与VCC连接。使用ADC时应通过一个低通滤波器与VCC 连接。  

AREF  A/D 的模拟基准输入引脚。