（2）先从波形图上理解一下DT的定义，如下图所示：从HO（或LO）波形下降到90%这个时刻算起，至LO（或HO）上升到10%这一段时间，即为死区时间。而从HO（或LO）波形下降到10%这个时刻算起，至LO（或HO）上升到10%这一段时间，即为有效死区时间。在有效死区时间内，两个管共同处于关闭状态，电路进入死区。
Deadtime.png (26.07 KB, 下载次数: 30)
下载附件
2016-8-19 22:23 上传
补上，一楼提及的IRS20957用于设置死区时间的外围电路简图，如下图：
External Voltage Divider.png (13.44 KB, 下载次数: 32)
下载附件
2016-8-19 22:31 上传
Deadtime vs VDT.png (18.1 KB, 下载次数: 35)
下载附件
2016-8-19 22:31 上传
由上图左可知，两个电阻R1、R2对VCC进行分压，然后反馈到DT PIN，IRS20957内部的Dead Time 处理中心接收该电压后作出处理，从而设置电路的死区时间。由上图右可知，IRS20957可以根据DT PIN反馈回来的电压值，定义设置出四个Dead Time值：15ns，25ns，35ns，45ns。
以上为死区时间的基础。
（3）再看一下IRS20957的功能框图，如下图所示：
Functional Block Diagram.png (78.38 KB, 下载次数: 27)
下载附件
2016-8-19 22:45 上传
由功能框图可知，经Dead Time 处理中心处理后，会输出一信号到一个互补控制两个场效应管的与门上。与门的另一输入管脚接入的是UV Detect 信号的非，所以电路正常工作时，与门该管脚的输入为“1”，故与门的输出直接由Dead Time 处理中心输出的信号决定。此外，与门有两个互补的输出，分别控制上下两个管，使得两个管互补导通。
现在试着分析一下这两个管的导通情况：
Functional Block Diagram Part.png (39.83 KB, 下载次数: 29)
下载附件
2016-8-19 22:58 上传
正常工作时，一般地，IRS20957在电路中COM PIN接的是-VCC，VCC PIN 接的是（-VCC+12V）。
在与门输出的波形的正周期内，上管导通，下管关闭，而且由于上管已导通，阻抗近乎零，LO PIN与VCC PIN近乎短接，故此时LO信号约等（-VCC+12V）；在与门输出的波形的负周期内，上管关闭，下管导通，而且由于下管已导通，阻抗近乎零，LO PIN与COM PIN近乎短接，故此时LO信号约等-VCC。这是其导通状况。
但存在疑惑的地方是，在与门输出的波形的负周期内，因上管关闭，此时下管与LO连接的漏极应该需要一个高电平，才可以使下管导通。然而，此时上管不导通，该高电平从何而来？？
现有两种解释，恳请斧正，如下：
A)由MOSFET的等效电路可知，DS间存在一个等效二极管，在没有被反向击穿或正向导通的情况下，其相当于一个极大阻值的电阻，LO PIN通过该极大电阻与VCC PIN相连接，可知该等效二极管等效于一个上拉电阻，故LO PIN为高电平；
MOSFET.png (3.11 KB, 下载次数: 32)
下载附件
2016-8-19 23:22 上传
B）假若该等效二极管的阻值无限大，从而相当于断路，LO PIN与VCC PIN 断开，没有来自VCC PIN的高电平。
这时从
MOSFET的开关速度来考虑：即是当在与门输出的波形的负周期开始时，上管准备关闭，但它不可能立刻关闭，所以此时LO PIN上还是正周期结束前的高电平，就是该高电平的存在，而使得下管得以导通。
但这又存在一个风险——可能出现上下两管同时导通的情况，使得VCC和COM两管电源脚短路，这是极其危险的。而且，如果由上管的开关速度来决定下管能否导通，这对一块IC来说，存在极大隐患。因为那样的话，如果上管开关速度极快，那下管就没法导通；而如果为帮助下管导通而有意降慢上管的开关速度，这又与高集成IC的初衷相矛盾。
所以，私以为，还是第一种A)的解释合理一些。（无畏的猜想！作为一名学渣的悲哀！！敬求指点迷津 ~ ~）
本站仅提供存储服务，所有内容均由用户发布，如发现有害或侵权内容，请
点击举报。
