CMOS集成电路的ESD保护设计（非常详细的）

ESD (Electrostatic Discharge) Protection in CMOS Integrated Circuits

静电放电(Electrostatic Discharge, ESD) 是造成大多数的电子元件或电子系统受到过度电性应力(Electrical Overstress EOS) 破坏的主要因素。这种破坏会导致半导体元件以及电脑系统等，形成一种永久性的毁坏，因而影响集成电路(Integrated Circuits, IＣs) 的电路功能，而使得电子产品工作不正常。而静电放电破坏的产生，多是由于人为因素所形成，但又很难避免。电子元件或系统在制造、生产、组装、测试、存放、搬运等的过程中，静电会积累在人体、仪器、储放设备等之中，甚至在电子元件本身也会积累静电，而人们在不知情的情况下，使这些物体相互接触，因而形了一放电路径，使得电子元件或系统遭到静电放电的肆虐。如何才能避免静电放电的危害呢？除了加强工作场所对静电积累的控制之外，必须在电子产品中加入具有防患静电放电破坏的装置。首先必需考量这额外装置的效能，如何处理才能达到有效防护的功用。而这装置应放在何处？以及在工业上的大量应用中，如何才是最省成本的设计方式？这些问题都应一一处理及考虑。在防护装置的设计上，从加强集成电路本身对静电放电的耐受能力上着手，可以解决晶片包装后，组装、测试、存放、搬运等所遭遇到大多数静电放电的问题。目前半导体集成电路以互补式金氧半导体(CMOS)技术为主，在本网路中即针对 CMOS 集成电路之静电放电防护技术作深入的介绍。