数字后端设计即利用EDA工具，实现自动布局布线，完成从netlist到GDS的转变。作为数字ASIC设计流程中的最后一步，数字后端设计是最重要的一个环节，决定着芯片设计成功与否。
ARM Cortex™-M处理器系列是一系列可向上兼容的高能效、易于使用的处理器，这些处理器旨在帮助开发人员满足将来的嵌入式应用的需要，是IC行业应用最广泛的处理器。
Innovus，作为第一代后端设计工具Encounter的升级版，是Cadence公司2015年推出的最重要产品。一经发布，便成为先进工艺设计的主流，各大芯片设计公司都已将它用作主打的数字后端软件。界面华丽，运行速度快，时序更容易收敛是它最重要的特点。
数字后端设计作为一种设计技能，因其不需要过多的数字ASIC设计的理论基础，门槛低，入门快，并且市场对于数字后端工程师的旺盛需求，我们特制定此课程。以ARM M4处理器作为主体项目，配合以28nm先进工艺和Innovus工具使用，提供一个ARM M4的完整数字后端项目实践。使得学员能熟悉了解ARM CPU的后端设计方法学，以及数字后端设计的每个步骤，并从中提高发现问题、解决问题的能力，从而能够成为一名实力强劲的数字IC后端设计工程师。
课程亮点
主流的数字逻辑综合工具INNOVUS181
先进的CMOS主流工艺28nm节点
广泛使用的ARM Cortex M系列CPU
理论+实践，4周时间的项目实践练习
课程大纲
p.s 每课时为45分钟
序号
课程内容
课时
1
数字后端工具介绍和流程
2
2
数据库介绍
物理库
时序库
时序约束文件
MMMC环境
导入和保存设计介绍
10
Lab 1
导入设计练习
2
3
布局规划
芯片尺寸的定义
Memory的摆放
物理约束的设置
IO引脚的摆放
6
4
电源规划
全局电源连接的定义
电源环线的添加
电源条线的添加
电源轨道线的添加
4
Lab 2
布局规划和电源规划的练习
2
5
布局
物理单元的添加
布局的参数设置和运行方法
优化
优化的内容
时序优化过程的方法和介绍
8
Lab 3
布局和优化的练习
2
6
时钟树综合
时钟树综合的流程
时钟树综合的设置
时钟树综合的评估
5
Lab 4
时钟树综合的练习
2
7
Route连线
Route连线的流程介绍
Drc修复方法介绍
3
Lab 5
Route和修复drc的练习
2
8
Foundation flow流程介绍
Flow的配置
Flow的自动化运行
4
9
项目实践
ARM M4 CPU设计介绍
CMOS 28nm工艺库介绍
基于Innovus的ARM M4全流程介绍
10
实验：包括实验手册和实验数据
随堂实验课程，每个实验，至少安排2个课时
Lab1：导入设计练习
Lab2：布局规划和电源规划的练习
Lab3：布局和优化的练习
Lab4：时钟树综合的练习
Lab5：Route和修复drc的练习
项目IP的设计流程
综合运用所学的数字后端知识的相关知识完成对ARM Cortex M4 design 的后端全流程设计。
讲师简介
George
中国科技大学微电子专业硕士研究生
任职履历：
曾供职于AMD、Qualcomm、LSI等国内外知名IC设计企业
数字IC设计8年从业经验
项目经历：
16 nm 通信芯片的后端设计工作, 主要负责3个大型模块的PR工作等；
28nm工艺的手机芯片后端设计与实现，主要负责综合以及 timing分析等工作；
28nm工艺显示芯片的后端设计与实现，主要负责顶层设计工作等；
7nm工艺AI芯片的后端设计与实现，主要负责3个卷积模块的PR工作等；
大型矿机芯片的后端设计与实现；
培训课程:数字后端设计， STA时序分析，逻辑综合等。
本站仅提供存储服务，所有内容均由用户发布，如发现有害或侵权内容，请
点击举报。
