Intel® Nehalem/Westmere架构/微架构/流水线 (1) - 特性概述

Intel Nehalem微架构的全称是Intel Microarchitecture code name Nehalem，这代微架构是基于45nm的Enhanced Intel Core微架构改进而来的，提供了许多增强特性：

增强的处理器核

提升分支预测成功率以及分支预测失败时的快速恢复

增强的循环流侦测，提升流水线前端性能，降低能耗

乱序引擎中更深的缓存，增强并行性

增强的执行单元，加速CRC，字符串/文本处理，data shuffle的执行

超线程技术（注：由于前代Core微架构本质上基于P6微架构，所以没有超线程技术）

每个处理器核两个硬件线程（逻辑处理器）

充分利用4宽度执行引擎、大容量三级缓存和高存储器带宽的优势

智能存储器访问

处理器集成内存控制器，提供对系统内存的低延迟访问，以及可扩展的存储器带宽

新的高速缓存层级组织，共享的包含式三级缓存降低缓存嗅探流量(snoop traffic)

两级地址转换旁查缓冲区TLB，增加的TLB容量

快速非对齐存储器访问

专用的功耗管理创新特性

处理器集成微控制器以及优化的嵌入式固件，管理处理器功耗

嵌入式实时传感器：温度，电压，和功耗

集成电力门，可以打开/关闭针对单个处理器核的功耗管理

降低存储器和连接子系统功耗的多种选择方式

Intel Westmere微架构是32nm版本的Intel Nehalem微架构，故所有Nehalem微架构上的特性都适用于Westmere微架构。

采用Nehalem微架构的典型代表处理器包括Intel® Core™ i7 Extreme 975， i7 960，和Intel® Xeon® X3480, E5540, E7540等处理器。

采用Westmere微架构的典型代表处理器包括Intel® Xeon® E5640 ， Intel Xeon E7-8870，和Intel Core i7 980, Intel Core i7 Extreme 980X，i5 680, i3 560等处理器。

Intel® Nehalem/Westmere架构/微架构/流水线 (2) - 流水线概述

一凡stkeke

于 2019-01-06 18:37:59 发布

476

 收藏 1

分类专栏： Intel微架构 CPU架构与优化 文章标签： Nehalem 微架构 体系结构 性能优化 指令集

版权

Intel微架构同时被 2 个专栏收录

101 篇文章25 订阅

订阅专栏

CPU架构与优化

74 篇文章21 订阅

订阅专栏

Microarchitecture Pipeline

Intel Nehalem微架构延续了65nm制程的Intel Core微架构上的4宽度流水线。下图是在Intel Core i7处理器上采用的Nehalem微架构的功能框图，注意图中只显示了4个处理器核中的两个（黄色部分）。被所有处理器核共享的三级缓存用绿色框标出。

如果用分支预测失败后的延迟来度量，Intel Nehalem微架构的流水线长度比它的前代45纳米的Intel Core 2处理器要多2个周期。前端可以每个周期译码4条x86指令，也支持两个硬件线程，在交替的周期中为两个逻辑处理器分别译码指令流，即一个周期为逻辑处理器0译码，下一个周期为逻辑处理器1译码，再下一个周期切换回为逻辑处理器0译码，如此循环往复。Nehalem微架构前端包括了对分支处理，循环侦测，MSROM吞吐量等的系列增强。后续子章节中会详细介绍。

调度器（即预约站RS）可以每周期透过6个发射口分发6条微指令（上图中显示了5个发射口；Store操作实际上涉及到两个独立的发射口：存储地址口和存储数据口，图中合并成为一个）。

乱序引擎包括多个执行单元；这些执行单元被三个执行单元簇中显示在图中(即图中EXE Unit Cluster 0/1/5 )。正如Intel Core微架构，Nehalem也可以每周期退役4条微指令。