高压栅极驱动参数设置与PCB布局布线要求

主要讨论电路的基础元器件，比如字句电路和栅极电阻。半桥的寄生参数，以及如何利用和避免这些参数带来的影响。以及在设计PCB时候的一些建议。

这里所讲述的情况，针对的是IR典型的单块高电压悬浮自举电路。

典型的自举电路如下：

此电路的有点是简单，功耗低，只需要一个二极管和一个电容就可以搞定。

缺陷为，占空比和导通时间方面有限制，主要是电容刷新电荷的时间造成的影响。

好吧，难点1来了，这个电容如何选择：

看看这个电压最大的降幅，公式如下：

也就是说，电容刷新一次，必须至少能够提供给需要电荷的地方供电，需要提供电荷的地方包括：

这里，如果使用电解电容，则ESR会很大，并且你也不好计算，所以建议不要用点解电容。不知道ERS是什么东西？

  　ESR，是EquivalentSeriesResistance三个单词的缩写，翻译过来就是“等效串连电阻”。

　  理论上，一个完美的电容，自身不会产生任何能量损失，但是实际上，因为制造电容的材料有电阻，电容的绝缘介质有损耗，各种原因导致电容变得不“完美”。这个损耗在外部，表现为就像一个电阻跟电容串连在一起，所以就起了个名字叫做“等效串连电阻”。

　　ESR的出现导致电容的行为背离了原始的定义。

　　比如，我们认为电容上面电压不能突变，当突然对电容施加一个电流，电容因为自身充电，电压会从0开始上升。但是有了ESR，电阻自身会产生一个压降，这就导致了电容器两端的电压会产生突变。无疑的，这会降低电容的滤波效果，所以很多高质量的电源啦一类的，都使用低ESR的电容器。

根据下面的公式可以计算这个电荷，以及需要的电容：

这里还只考虑了电容充电，一些PWM的场合，还需要考虑占空比，以及特殊的调制，还需要考虑到这些特殊情况，来完成自举电容的设计。

自举电路需要考虑的几个重要部分：

电压纹波：

三种情况会导致自举电容的改变，

第一种是-Iload<0,.VCEON有电流流过，此时VBS=VCC-VF-VCEON,此时需要最大的电荷量，VBS是最小的。

第二种是-Iload=0，此时没有负载，VBS=VCC-VF。

第二种是-Iload>0,VBS是最大的。

所以我们需要考虑的是第一种情况，这样可以避免VBS比较大的纹波出现。

自举电阻：这个是限制充电的时间的，如果这个电阻没有，充电可能出线尖峰，这个具体需要根据条件来设置。

自举电容：上面讲到了ESR，那么ESR需要满足什么样的条件？公式如下：

如果必须用到电解电容，建议并联一个小瓷片电容来改善Dvbs/dt，这样做的目地也是为了减小等效电阻。

自举二极管：

自居二极管必须有足够快的反向时间，Trr必须小于100ns，1N4148的Trr值如下，可以满足要求。

另外，反向电压也必须大于电源的电压，1N4148的参数如下，也可以满足57等小驱动的要求：

栅极电阻的选择

开关的导通和关闭速度可以通过此电阻来进行控制，下面介绍一些选择栅极电阻的一些基础要求，以IGBT为例，参数的定义如下图所示：

栅极电阻用来匹配开关时间和输出电压的斜率，下面分别介绍。

开关时间：

这个时间可以根据Qge和Qgc来进行计算。如下：

下面以IGBT为例，计算的结果如表所示：

输出斜率

输出斜率的计算公式如下：

按照公式计算出来的RGon如上表2所示。

另外一个是放电的控制，如上图表3所示，放电的通路如下：下管导通到地放电。

寄生参数的影响：下图是寄生参数对电路的影响图：

最主要的寄生参数是电感，快速的电流变化和电压变化都会影响到栅极驱动。

另外一个重要的是大功率电路和小功率信号的共地问题，要注意避免地环路，以及地线过于靠近开关电路。这样可以减小驱动到地的噪声耦合。在共地方面，建议用星型的结构，这样避免地引脚和开关驱动的地间的干扰。

VSS-COM问题：

这样的情况在下面的电路情况下出现 ：

这种情况下，低端的晶体管关断，通过寄生的二极管进行续流，此时电流从GND流向COM，从寄生二极管流向负载。

而从上图可知，因为存在寄生电感，所以电流不能瞬间关断，也就是说最好有一个缓冲的关断电路，此时栅极电阻就起到了这个作用。

如果出现高端MOS管短路，此时在COM端出现连续的电流变化率很大的情况，可能会烧坏掉晶体管，可以在COM端接一个Rcom的电阻，以及Ccom，来设置时间常数。同时因为存在杂散电容，VSS和VCC的二极管的存在将导致栅极电压被推高从而影响到VCC，可以加入一个稳压二极管，如下图所示：

VSS-VS问题：

我们知道，低端晶体管关断的时候，电流从GND经过寄生电感，流过续流二极管到负载，这个时候，VS的电压就低于VSS,如下：

当高端的晶体管短路的时候，为了避免低管损坏，可以加入一个RVS,这种情况下，自举电阻必须把此电阻计算进入，这个电阻选择几欧姆的电阻就行。

PCB布局布线问题

高低压分开：为了最小化信号地和悬浮地之前的耦合，推荐悬浮高压的元器件和小信号的元器件分开布局。

铺地：为了避免耦合，高压悬浮端不要防止地线。

供电电容：供电电容尽可能的贴近芯片引脚，尤其在快速充放电的过程中。这样减小寄生电感和寄生电阻的影响。

栅极驱动环路：这个驱动环路相当于一个接受和发送的天线，所以尽可能的要减小这个环路的面积。同时，栅极电阻导线会产生寄生电感，阻碍导通的速度，这样也需要一个尽量小的环路。

下面以IR2114为例，布局布线如下：

这里充分考虑了上面布局和布线的要求，并且低端布地，高端没有分布地线。栅极环路尽可能小，以及电容尽可能近的放置。这样也可以看出，在设计集成电路的过程中，引脚的分布也确实很有讲究。