1、ARM的MOV指令与LDR/STR指令比较
CISC处理器支持“存储器-寄存器”的操作，即允许将存储器的值加到寄存器或寄存器中的值加到存储器。但是，由于ARM处理器采用load/store体系结构，所以只能由数据处理指令来处理寄存器中的值，而面向存储器的操作 只是将存储器的值复制到寄存器或者将寄存器中的值复制到存储器。
ARM的MOV指令和LDR/STR指令都能完成数据传送操作，但是在实际应用中区别还是很大的。ARM的MOV指令属于数据处理指令，只能完成寄存器间的数据传送或将立即数加载到寄存器的操作（注意，加载立即数受指令长度的限制），例如：
MOV R0,R1
MOV R0,#0X3F
而LDR/STR属于数据传送指令，完成的是从存储器到寄存器的数据加载或从寄存器到存储器的数据存储的操作，即可以完成存储器到寄存器间的数据转移。例如：
LDR R0,[R1]
STR R0,[R1]
2、MRS、MSR指令
（1） 状态寄存器传送至通用寄存器类指令
功能：将状态寄存器的内容传送至通用寄存器。
格式：
MRS{<条件码>}Rd,CPSR}SPSR
其中：
Rd 目标寄存器，Rd不允许R15。
R=0 将CPSR中的内容传送目的寄存器。
R=1 将SPSR中的内容传送至目的寄存器。
注释：
MRS与MSR配合使用，作为更新PSR的读-修改-写序列的一部分。例如：改变处理器或清除标志Q。注意：当处理器在用户模式或系统模式下，一定不能试图访问SPSR
这条指令不影响条件码标志。
例：
MRS R0，CRSR ；将CPSR中的内容传送至R0
MRS R3，SPSR ；将SPSR中的内容传送至R3
（2） 通用寄存器传送至状态寄存器传送指令
功能：将通用寄存器的内容传送至状态寄存器。
格式：
MSR{<条件码>CPSR_f|SPSR_f,<#ommed_8r>
MSR{<条件码>CPSR_<field>|SPSR_<field>,Rm
其中：
<field>字段可以是以下之一或多种：
C：控制域屏蔽字段（PSR中的第0位到第7位）；
X：扩展域屏蔽字段（PSR中的第8位到第15位）；
S：状态域屏蔽字段（PSR中的第16位到第32位）；
F：标志域屏蔽字段（PSR中的第24位到第31位）。
immed_8r 值数字常量的表达式。常量必须对应8位位图。该位图在32位字中循环移位偶数数位。
Rm 源寄存器。
注释：
同前一条指令（MRS）。
例1：设置N、Z、C、V标志。
MSR CPSR_f,#&f0000000 ；仅高位有效，其他必须为0
例2：
仅置位C标志，保留N、Z、V标志。
MRS R0，CPSR ；将CPSR中的内容传送至R0
ORR R0，R0，#&1f ；置位R0的第29位
MSR CPSR_c,R0 ；再将R0中的内容传送至CPSR
msr cpsr_cxsf,r1 ;这里的cxsf表示从低到高分别占用的4个8bit的数据域
指令中有时还有出现cpsr_cf, cpsr_all, cpsr_c等，这里：
c 指 CPSR中的control field ( PSR[7:0])
f 指 flag field (PSR[31:24])
x 指 extend field (PSR[15:8])
s 指 status field ( PSR[23:16])
其中cpsr的位表示为：
31 30 29 28 --- 7 6 - 4 3 2 1 0
N Z C V I F M4 M3 M2 M1 M0
0 0 0 0 0 User26 模式
0 0 0 0 1 FIQ26 模式
0 0 0 1 0 IRQ26 模式
0 0 0 1 1 SVC26 模式
1 0 0 0 0 User 模式
1 0 0 0 1 FIQ 模式
1 0 0 1 0 IRQ 模式
1 0 0 1 1 SVC 模式
1 0 1 1 1 ABT 模式
1 1 0 1 1 UND 模式
深入分析：
对于MSR（寄存器到状态寄存器）的指令，
MSR CPSR, r0
MSR CPSR_all, r0
MSR CPSR_flg, r0
都是已经过时的表示方法。
对于MRS（状态寄存器到寄存器）的指令，
MRS R0, CPSR 等同于MRS R0, CPSR_cxsf
MRS R0, CPSR_all 会有waring
MRS R0, CPSR_flg 会有错误
在ADS中使用c,f,x,s表示cpsr的各个部分是推荐的。从指令来说：
MSR CPSR_f, r0机器码为0xe128f000
MSR CPSR_c, r0机器码为0xe121f000
MSR CPSR_x, r0机器码为0xe122f000
MSR CPSR_s, r0机器码为0xe124f000
可见机器码中用bit[29:16]4bit表示是f,c,x,s的。所以能够在机器执行的时候，
给予不同的执行结果。为了代码向后兼容性，建议使用f,c,x,s尾缀。
3、ARM启动代码设计
ARM启动代码直接面对处理器内核和硬件控制器进行编程，一般使用汇编语言。启动代码一般包括：
中断向量表
初始化存储器系统
初始化堆栈初始化有特殊要求的端口、设备
初始化用户程序执行环境
改变处理器模式
呼叫主应用程序
4、ARM处理器对异常中断的响应过程
ARM处理器对异常中断的响应过程如下所述：
保存处理器当前状态、中断屏蔽位以及各条件标志位；
设置当前程序状态寄存器CPSR中的相应位；
将寄存器lr_mode设置成返回地址；
将程序计数器值PC，设置成该异常中断的中断向量地址，跳转到相应异常中断处执行。
5、 ARM体系结构所支持的异常类型
ARM体系结构所支持的异常和具体含义如下（圈里面的数字表示优先级）：
复位①：当处理器的复位电平有效时，产生复位异常，程序跳转到复位异常处执行（异常向量：0x0000,0000）；
未定义指令⑥：当ARM处理器或协处理器遇到不能处理的指令时，产生为定义异常。可使用该异常机制进行软件仿真（异常向量：0x0000,0004）；
软件中断⑥：有执行SWI指令产生，可用于用户模式下程序调用特权操作指令。可使用该异常机制实现系统功能调用（异常向量：0x0000,0008）；
指令预取中止⑤：若处理器的预取指令的地址不存在，或该地址不允许当前指令访问，存储器会向处理器发出中止信号，当预取指令被执行时，才会产生指令预取中止异常（异常向量：0x0000,000C）；
数据中止②：若处理器数据访问的指令的地址不存在，或该地址不允许当前指令访问，产生数据中止异常（异常向量：0x0000,0010）；
IRQ④（外部中断请求）：当处理器的外部中断请求引脚有效，且CPSR中的I位为0时，产生IRQ异常。系统的外设可以该异常请求中断服务（异常向量：0x0000,0018）；
FIQ③（快速中断请求）：当处理器的快速中断请求引脚有效，且CPSR中的F位为0时，产生FIQ异常（异常向量：0x0000,001C）。
说明：其中异常向量0x0000,0014为保留的异常向量。
6、使用外部中断
把某个引脚设置为外部中断功能后，该引脚为输入模式，由于没有内部上拉电阻，所以必须外接一个上拉电阻，确保引脚不被悬空；
除了引脚连接模块的设置，还需要设置VIC模块，才能产生外部中断，否则外部中断只能反映在EXTINT寄存器中；
要使器件进入掉电模式并通过外部中断唤醒，软件应该正确设置引脚的外部中断功能，再进入掉电模式。
7、UART0的基本操作方法
设置I/O连接到UART0；
设置串口波特率（U0DLM、U0DLL）；
设置串口工作模式（U0LCR、U0FCR）；
发送或接收数据（U0THR、U0RBR）；
检查串口状态字或等待串口中断（U0LSR）。
8、 I2C的基本操作方法
I2C主机基本操作方法：
设置I2C管脚连接；
设置I2C时钟速率（I2SCLH、I2SCLL）；
设置为主机，并发送起始信号（I2CONSET的I2EN、STA位为1，AA位为0）；
发送从机地址（I2DAT），控制I2CONSET发送；
判断总线状态（I2STAT），进行数据传输控制；
发送结束信号（I2CONSET）。
I2C从机基本操作方法：
设置I2C管脚连接；
设置自身的从机地址（I2ADR）；
使能I2C（I2CONSET的I2EN、AA位为1）；
判断SI位或等待I2C中断，等待主机操作；
判断总线状态I2STAT，进行数据传输控制。
9、PWM基本操作方法：
连接PWM功能管脚输出，即设置PINSEL0、PINSEL1；
设置PWM定时器的时钟分频值（PWMPR），得到所要的定时器时钟；
设置比较匹配控制（PWMMCR），并设置相应比较值（PWMMRx）；
设置PWM输出方式并允许PWM输出（PWMPCR）及锁存使能控制（PWMLER）；
设置PWMTCR，启动定时器，使能PWM；
运行过程中要更改比较值时，更改之后要设置锁存使能。
使用双边沿PWM输出时，建议使用PWM2、PWM4、PWM6；使用单边PWM输出时，在PWM周期开始时为高电平，匹配后为低电平，使用PWMMR0作为PWM周期控制，PWMMRx作为占空比控制。
10、ARM协处理器cp15
要参照《arm920T technical reference manual.pdf》（在邮箱里）2.3节和源文件2440slib.s（在邮箱里 文档资料 里的一个例程中有源程序）
11.、arm中的dcache 和 icache
ARM体系结构应用-高速缓存（Cache）应用，高速缓存是ARM内部的存储单元，是高速的SRAM。可分为D-Cache和I-Cache两种，D-Cache是数据高速缓存，就是把CPU常用到的数据或者最近常用到的数据存放到D-Cache，中当需要的时候从D-Cache取数而不是从内存（DDR）SDRAM取数，从而加快了数据操作的速度；I-Cache是指令高速缓存，就是CPU常执行的程序块或者最近常执行的程序块存放到I-Cache，当执行到本程序块时，从I-Cache中获取程序指令，而不是从内存（DDR）SDRAM或者FLASH中获取程序指令，通过Cache可以提高程序执行的效率，但有时候也有负作用，如内存（DDR）SDRAM中视频缓冲区的数据有更改，而通过Framebuffer刷到LCD显示频上的部分数据却从D-Cache获取的旧数据，这是LCD显示的图象看起来有杂点，这就需要做Flush Cache处理。
在对led灯闪烁进行实验时，可以分别禁止和使能这两个cache，发现使能 icache 后可以大幅提高运算速度
联系客服
