8、电阻的应用四——上下拉电阻

1、I/O中的OC/OD

2、NPN型三极管的开关管电路

3、PNP型三极管的开关管电路

上下拉电阻总结：

(1)确定电平，提高芯片的噪声容限，对雷击静电等引导到地，而不是导入后级系统，进而保护后级系统。

当CMOS系列逻辑输入端为高阻抗时，如开路，此时输入电压会因噪声和静电变化，很有可能会因为寄生电容最终在输出端产生震荡，所以如果加了上下拉电阻，就可以进一步的提高芯片输入信号的噪声容限；

(2)电平转换，拉高电压准位，TTL驱动CMOS;

(3)降低阻抗，因为不管是上拉还是下拉，都是并联，并联减少了阻抗，增大了驱动电流。

4、TTL驱动CMOS

（1）TTL电平标准

输出 L： <0.4V ； H：>2.4V。

输入 L： <0.8V ； H：>2.0V

TTL器件输出低电平要小于0.4V，高电平要大于2.4V。输入，低于0.8V就认为是0，高于2.0就认为是1。

（2）CMOS电平

输出 L： <0.5V； H：>4.5V

输入 L： <0.9V ； H：>3.15V

（3）可见CMOS去驱动TTL是没有问题的，而用TTL去驱动COMS，则在高电平的时候需要慎重考虑，如果直接用TTL去驱动CMOS的话，在TTL输出高电平的时候，其标准最小为2.4V，而CMOS的高电平的输入必须是>3.15V，而假如此时TTL输出2.5V，则CMOS就不能被正确的驱动。