来源:网络
其中最让人头疼的为MOS驱动这块:
TI手册给出下面指导设计,CHG驱动由于TI是采用电流源控制。从目前开发下来无论电流源但还是电压源,该方案都是没什么大缺陷。
详解下应用问题,
1)在PACK-电压远低于B-时候,Q3的耐压就极为关键,当电压CHG-pack->Q3VDS时,Q3将会产生漏电流,是的Q1闭合,若外端口是容性负载,则此时为闭合中短路状态,Q1将烧毁。所以Q3耐压必须要要高于外端口Pack-下沉电压,MOS的稳压管保护该情况下ds的耐压。如下图为充电关断时候的电压变化
2)当短路或者大电流放电时候,MOS关断,由于线上感量导致PACK-电压远远大于BAT-,此时Q1Q2被击穿,所以该电路需要增加TVS进行MOS的ds防护,吸收瞬态浪涌电压。当然MOS本身也有一定浪涌能力。
当然浪涌能量V=L*dI/dt,可以看出 MOS关的越快,电流越大,浪涌越大。
此时我们想找到一个平衡点 让MOS 关的慢点,会出现什么情况了。在米勒平台时候,MOS会超过工作安全区也就是SOA区间。所以我们想让MOS关的越快越好。
当然MOS关的快乐,浪涌大了,那么TVS的个数就会增多。
所以TI推荐的图有两个问题需要解决,那就是一如何让MOS快速关断,二如何抑制关断浪涌
下面找了一个博主对MOS驱动的介绍文章。非常棒。
一、MOS管及其外围电路设计
全文框架
1.栅极驱动部分
常用的mos管驱动电路结构如图1所示,驱动信号经过图腾柱放大后,经过一个驱动电阻Rg给mos管驱动。其中Lk是驱动回路的感抗,一般包含mos管引脚的感抗,PCB走线的感抗等。在现在很多的应用中,用于放大驱动信号的图腾柱本身也是封装在专门的驱动芯片中。本文要回答的问题就是对于一个确定的功率管,如何合理地设计其对应的驱动电路(如驱动电阻阻值的计算,驱动芯片的选型等等)。
注1:图中的Rpd为mos管栅源极的下拉电阻,其作用是为了给mos管栅极积累的电荷提供泄放回路,一般取值在10k~几十k这一数量级。由于该电阻阻值较大,对于mos管的开关瞬态工作情况基本没有影响,因此在后文分析mos的开关瞬态时,均忽略Rpd的影响。
注2:Cgd,Cgs,Cds为mos管的三个寄生电容,在考虑mos管开关瞬态时,这三个电容的影响至关重要。
1.1 驱动电阻的下限值
驱动电阻下限值的计算原则为:驱动电阻必须在驱动回路中提供足够的阻尼,来阻尼mos开通瞬间驱动电流的震荡。
当mos开通瞬间,Vcc通过驱动电阻给Cgs充电,如图2所示(忽略Rpd的影响)。根据图2,可以写出回路在s域内对应的方程:
根据式(1)可以求解出ig,并将其化为典型二阶系统的形式
根据式(2),可以求解出该二阶系统的阻尼比为:
为了保证驱动电流ig不发生震荡,该系统的阻尼比必须大于1,则根据(3)可以求解得到:
式(4)给出了驱动电阻Rg的下限值,式(4)中Cgs为mos管gs的寄生电容,其值可以在mos管对应的datasheet中查到。而Lk是驱动回路的感抗,一般包含mos管引脚的感抗,PCB走线的感抗,驱动芯片引脚的感抗等,其精确的数值往往难以确定,但数量级一般在几十nH左右。因此在实际设计时,一般先根据式(4)计算出Rg下限值的一个大概范围,然后再通过实际实验,以驱动电流不发生震荡作为临界条件,得出Rg下限值。
图2 mos开通时的驱动电流
1.2 驱动电阻的上限值
驱动电阻上限值的计算原则为:防止mos管关断时产生很大的dV/dt使得mos管再次误开通。
当mos管关断时,其DS之间的电压从0上升到Vds(off),因此有很大的dV/dt,根据公式:i=CdV/dt,该dV/dt会在Cgd上产生较大的电流igd,如图3所示。
图3 mos关断时的对应电流
该电流igd会流过驱动电阻Rg,在mos管GS之间又引入一个电压,当该电压高于mos管的门槛电压Vth时,mos管会误开通,为了防止mos管误开通,应当满足:
式(6)给出了驱动电阻Rg的上限值,式(6)中Cgd为mos管gd的寄生电容,Vth为mos管的门槛电压,均可以在对应的datasheet中查到,dV/dt则可以根据电路实际工作时mos的DS电压和mos管关断时DS电压上升时间(该时间一般在datasheet中也能查到)求得。
从上面的分析可以看到,在mos管关断时,为了防止误开通,应当尽量减小关断时驱动回路的阻抗。基于这一思想,下面再给出两种很常用的改进型电路,可以有效地避免关断时mos的误开通问题。
图4 改进电路1
图4给出的改进电路1是在驱动电阻上反并联了一个二极管,当mos关断时,关断电流就会流经二极管Doff,这样mos管gs的电压就为二极管的导通压降,一般为0.7V,远小于mos的门槛电压(一般为2.5V以上),有效地避免了mos的误开通。
图5 改进电路2
图5给出的改进电路2是在驱动电路上加入了一个开通二极管Don和关断三级管Qoff。当mos关断时,Qoff打开,关断电流就会流经该三极管Qoff,这样mos管gs的电压就被钳位至地电平附近,从而有效地避免了mos的误开通。
1.3 驱动电阻阻值的选择
根据1.1节和1.2节的分析,就可以求得mos管驱动电阻的上限值和下限值,一般来说,mos管驱动电阻的取值范围在5~100欧姆之间,那么在这个范围内如何进一步优化阻值的选取呢?这就要从损耗方面来考虑,当驱动电阻阻值越大时,mos管开通关断时间越长(如图6所示),在开关时刻电压电流交叠时间久越大,造成的开关损耗就越大(如图7所示)。所以在保证驱动电阻能提供足够的阻尼,防止驱动电流震荡的前提下,驱动电阻应该越小越好。
图6 mos开关时间随驱动电阻的变化
比如通过式(4)和式(6)的计算得到驱动电阻的下限为5欧姆,上限为100欧姆。那么考虑一定的裕量,取驱动电阻为10欧姆时合适的,而将驱动电阻取得太大(比如50欧姆以上),从损耗的角度来讲,肯定是不合适的。
1.4 驱动芯片的选型
对于驱动芯片来说,选型主要考虑如下技术参数:驱动电流,功耗,传输延迟时间等,对隔离型驱动还要考虑原副边隔离电压,瞬态共模抑制等等(common mode transient immunity),下面就分别加以介绍。
最大电流
在mos管开通的时候,根据图2,可以得到mos开通瞬间的驱动电流ig为(忽略Lk的影响)
其中ΔVgs为驱动电压的摆幅,那么在选择驱动芯片的时候,最重要的一点就是驱动芯片能提供的最大电流要超过式(7)所得出的电流,即驱动芯片要有足够的“驱动能力”。
功耗
驱动功率计算表达式如下:
其中Qg为栅极充电电荷,可以在datasheet中查到,ΔVgs为驱动电压的摆幅,fs为mos的开关频率,在实际选择驱动芯片时,应选择驱动芯片所能提供的功率大于式(8)所计算出来的功率。同时还要考虑环境温度的影响,因为大多数驱动芯片所能提供的功率都是随着环温的升高而降额的,如图8所示。
图8 驱动允许的损耗功率随着环温升高而降低
传输延迟(Propagation Delay)
所谓传输延迟,即驱动芯片的输出上升沿和下降沿都要比起输入信号延迟一段时间,其对应的波形如图9所示。对于传输延迟来说,我们一般希望有两点:1)传输延时的实际要尽量短。2)“开通”传输延时和“关断”传输延时的一致性要尽量好。
图9 驱动芯片输入输出传输延时
下面就针对第二点来说一说,如果开通和关断传输延时不一致会有什么影响呢?我们以常用的IGBT驱动,光耦M57962为例,给出其传输延时的数据,如图10所示。
图10 M57962的传输延时数据
从图10可以看到,M57962的的开通传输延时一般为1us,最大为1.5us;关断传输延时一般为1us,最大为1.5us。其开通关断延时的一致性很差,这样就会对死区时间造成很大的影响。假设输入M57962的驱动死区设置为1.5us。那么实际到IGBT的GE级的驱动死区时间最大为2us(下管开通延时1.5us, 上管关断延时1us),最小仅为1us(下管开通延时1us, 上管关断延时1.5us)。造成实际到达IGBT的GE级的死区时间的不一致。因此在设计死区时间时,应当充分考虑到驱动芯片本身的传输延时的不一致性,避免因此造成的死区
时间过小而导致的桥臂直通。
原副边绝缘电压
对于隔离型驱动来说(光耦隔离,磁耦隔离)。需要考虑原副边的绝缘电压,一般项目中都会给出绝缘电压的
相关要求。若没有相关要求,一般可取绝缘电压为mos电压定额的两倍以上。
2.外围保护电路
R7作用:防静电影响MOS,管子的DG,GS之间分别有结电容, DS之间电压会给电容充电,这样G极积累的静电电压就会抬高直到mos管导通,电压高时可能会损坏管子. 同时为结电容提供泄放通道,可以加快MOS开关速度。阻值一般为几千左右。
R6和D3作用:在MOS关断时,这个回路快速放掉栅极结电容的电荷,栅极电位快速下降,因此可以加快MOS开关速度。另外,高频时, MOSFET的输入阻抗将降低,而且在某个频率范围内将变成负阻,会发生振荡,这个电阻可以减少震荡。R6阻值一般较小,几欧到几十欧左右。
C11,R8和d5作用:MOS有分布电感,关断时会有反峰电压。Rc部分用于吸收尖波,这个设计给这个反峰提供了释放回路。D5是为了防止高电压击穿mos。经实验,去掉该回路后波形有很大的震荡。
部分资料来源于:
版权声明:本文为CSDN博主「WillChan_」的原创文章,遵循CC 4.0 BY-SA版权协议,转载请附上原文出处链接及本声明。https://blog.csdn.net/weixin_42121843/article/details/99293373
联系客服