电路设计|引入机器学习，美国国家科学基金会（NSF）投建新中心，加快集成电路设计开发

美国北卡罗莱纳州立大学、伊利诺伊大学香槟分校、佐治亚理工学院在美国国家科学基金会（NSF）的支持下，正组建“引入机器学习的先进电子中心”（CAEML），目的是加速微电子器件和系统的设计和验证，减少研发成本和上市时间，特别是在集成电路领域。

背景

集成电路又称芯片，支撑着从智能手表到超级计算机的每一件电子产品的正常工作；半导体产业的出口额一直位居美国各产业的前列。半导体产业界已在寻找新的方法来增加性能，减少芯片尺寸和研发成本。

而要以现行时序方式实现功耗、性能、可靠性和成本间的优化设计，计算量非常大。研究人员希望能通过引入行为模型来克服现有局限。行为模型以芯片的行为或输出为着眼点，而不是通过目前设计中所采用的由物理模型描述的内部时序。

目标

CAEML将寻求通过利用机器学习技术，研发新的电子设计自动化（EDA）模型，加快微电子器件技术的进步（半导体企业通常使用EDA工具进行量产芯片的设计和验证）。

美国北卡罗莱纳州立大学知名电气工程专家和CAEML领导Paul Franzon表示，CAEML总体目标是创造一个系统使得设计评估过程变得更容易。他说：“硅芯片是由人类制造出的最复杂工艺品。一个芯片上集成了数十亿只晶体管，令人难以置信。我们将创造出能够帮助处理这些复杂性的模型，使第一次设计出的芯片就能正常工作”。

伊利诺伊大学电气和计算机工程学院的负责人和教授Elyse Rosenbaum说：“当产品无法达到性能测试要求时，很有可能是EDA工具所引入模型的缺陷。很多产品在进入市场前至少要经历一次重新设计，耗时耗力。”

研究内容

CAEML将创造出系统方法来产生行为模型，涉及深度网络、关联存储和机器学习的其他相关领域。研究人员将采取多种方法，在充分了解由多块芯片组成的微电子系统基础上，研发可适用大系统的方法体系。

治亚理工学院教授和CAEML总监Madhavan Swaminathan表示，一个“芯片上系统”包括封装和半导体芯片，即使芯片和封装间的互连也会对系统性能产生严重影响。Swaminathan说：“使用系统级封装等集成技术可使芯片和封装间无需互联，但用传统方法必须进行系统的重新设计、建模和优化，我们的目标是在保护知识产权和将重新设计成本降至最低的情况下实现这些系统”。

主要关注领域

1

用于系统级静电释放（ESD）分析的器件模型：
应用机器学习来提取一个集成电路对ESD电路非线性反馈的行为模型。管脚电压是首要反馈，而根据结果显示，机器学习能够获取器件反馈更全面的模型，包括由其他信号网络和电源引入的噪声。这是一个高维度问题，该模型必须理解其他管脚的负载效应，以及对板级电源配送网络（PDN）间的相互作用作出解释

2

高密度封装设计所需的串扰管理：
通过机器学习理论，使用长线束串扰控制研究封装尺寸最小化所需理论，并带有相应的编解码器（CODEC）和设计的封装结构

3

微波集成电路的认知设计：
研发一个快速、稳健、端到端的机器学习流程来产生一个行为模式提取体系，从量子TCAD级向上至紧凑电路仿真级，再到更高的系统设计级

4

高频电路的版图优化
研究将机器学习技术作为实现高频电路的原理级和版图级优化一个替代方法

组织和投资

该中心由NSF的产业/高校合作中心（I/UCRC），以及CAEML的产业会员提供为期五年的资金支持。

1

作为I/UCRC支持的一项活动，CAEML将和企业展开密切合作，将帮助评估和选择项目。与企业的合作将帮助研究人员了解企业所真实面临的问题，在学术界和产业界间提供想法交流的通道

2

CAEML会员主要包括半导体、EDA和网络等领域的龙头企业，以及政府研究实验室

3

目前，11个会员企业已为第一年贡献了超过了55万美元研发资金，NSF每年将提供45万美元