多芯片集成和先进封装加速发展，推动EDA公司加快制定集成策略，以加快signoff时间，提高设计能够预期功能的信心，同时为高度定制的解决方案留有足够空间。
面临挑战
越来越多的是，由于半导体尺寸可以实现更高的集成度，从板级到硅级带来更多信息，它将周围器件的功能纳入一个封装。面临的挑战包括如何构建设计，探索最佳选项和配置，对实际设计过程进行阶段划分，以及使用哪些工具进行规划、设计、实施和验证。对于单个芯片的封装，流程已经很成熟，将多个器件放在一起则使问题变得复杂。普遍的共识是，虽然存在很多点工具，但并不是来自同一个厂商，甚至尚不能组成一个完整流程。这既是好事，也是坏事。
Cadence公司IC封装和跨平台解决方案产品管理总监John Park说：“这不是你父辈的IC封装，没有一家公司拥有可满足最新变化的封装的完美流程。”
Synopsys公司产品营销经理高级职员Rita Horner说：“通过更高层次的集成，我们正努力实现更低延迟、更小外形尺寸和更低功率。所有这些都在创造不同层次的复杂性以及新的挑战。市场上有这么多不同的点工具，令人非常困惑。关键是你如何实现实施。”
图1：不同封装技术的时间轴
封装提出新需求
在不久前，业界设计方面没有人愿意谈论封装，它被当作一种必要，将芯片中的I/O分散开来，以保护其不受影响。
Park说：“比起晶圆级测试，对封装进行测试更容易，且都是为了避免对芯片的性能产生负面影响，包括电学和热学。这是老式的思维方式。现代人对封装的看法是，它是最热门的东西，原因是现在将封装视为‘超越摩尔定律’趋势的一部分，能够通过这些先进的封装技术，将其独特性、价值、额外的特殊成分添加到他们的终端产品中。这很大程度上是因为通硅孔和高密度扇出晶圆级封装（RDL）和3D等方法的进步所带来。此外，根据要制造的器件，无论是助听器还是智能手表或其他通常相当小的东西，最终产品的实际机械外形尺寸决定了芯片将如何封装。”
如今，基于2.5D硅中介层的两种主要方法是重新分区FPGA或处理器，HBM紧挨着处理器。Park说：“在那里，它开始变得更像一个芯片，而不是像BGA或PCB。随着时间的推移，我们从机械到PCB，现在我们正从工具的角度转向更像IC的方法。现在考虑的因素包括路由硅（routing silicon），这不是真正的硅。在大多数设计中，它是一个无源的中间层，意味着只是金属化，所以你可以用老式的PCB BGA工具来做，因为它们习惯于基于蜿蜒的连线来增加长度，而不是插入缓冲器。今天的这些流程是最复杂的。芯片是相互独立设计，在多种工具上工作和验证。设计人员将芯片的焊盘对齐，然后将其堆叠在三维空间。‘把一堆晶圆贴在一起，同时在它们之间进行平面规划，在堆栈中的多个芯片上使用路由资源和关闭时序’，这就是需要使用新型IC设计工具的领域，而不是老式工具。这是硬伤。就像业界从引线框架到BGA一样。下一代3D-IC也正在发生这种情况。”
Horner观察到，理想的情况是有一个共同的统一平台，所有的信息都被带入仿真环境。然后需要带入足够的信息来提取寄生，并利用仿真来确保布线、间距以及互连或屏蔽的线宽都能满足性能要求。“过去，当你进行多芯片封装时，每个部件之间的线很少。现在用HBM，为了一个HBM连接会有成千上万的连线。这非常复杂，就是为什么我们看到硅中介层实现了互连，因为它允许这种密度水平所需的宽度和空间的精细颗粒度。”
今天对先进封装的一些要求包括能够理解芯片与封装设计的多种连接方式，无论是键合、倒装芯片、堆叠或嵌入。Park指出：“有很多不同的方式来修补这些二极管和封装。你必须有一个工具来了解那种设计截面的复杂性。”
一个经常被忽视的考虑因素是连接使用模型。他说：“这一点很重要，因为芯片设计师可能会把RTL和网表拿到Verilog中，这就是连接性。板卡人员使用原理图来实现他们的连接性。然后，封装人员坐在中间的某个地方，对于很多的导通性，他们可以根据板级更好的路由来灵活分配I/O。在那里，他们需要用部分原理图来驱动设计的能力，然后灵活地再创建自己的连接到I/O，这些I/O具有一定的灵活性，以及在电子表格中工作的能力。他说：“这不是一个单一的连接源，但更重要的是要有一个真正灵活的连接使用模式，让你能够驱动原理图、电子表格、在使用中建立连接等。”
验证封装
即使对于现在绕开这些封装问题的工具供应商来说，将验证放入封装中考虑的时代即将到来。由于封装是根据最终芯片的要求来选择的，所以会有很大的不同。
Valtrix Systems的首席执行官Shubhodeep Roy Choudhury说：“当进行物理设计验证时，封装这个因素就会发挥作用，我们的投入通常会在功能验证时进入，我们需要确定所有的bug都被发现，并且完整覆盖。然后，就会进入实现团队的手中。"
Vtool的设计工程师Aleksandar Mijatovic说：“温度、电压、导电性、需要多少引脚等，这些都是摆在你面前的电气要求。你实际上是在选择适合你设计的封装。这是一门全新的科学，也是一门非常严肃的科学。预计将在这里取得突破性进展。我们已经接近纳米变革的尾声，所以我们现在的一切工艺都在最大限度地改进，以便得到更新更好的芯片。”
不过，这并不一定意味着事情会迅速改变。Mijatovic说：“即使有机半导体或锗半导体有了突破，也需要大量的时间来建立技术和工艺，以达到现在硅的那些质量。它花了将近半个世纪的时间才走到这里，所以我并不期望在接下来的10年或20年内有什么东西能够改变硅的商业市场。”
EDA的挑战
在大多数情况下，如今已经有了开发先进封装的工具。西门子业务公司Mentor的DRC应用市场总监John Ferguson说：“人们想做的大多数事情都可以用EDA工具来完成，我们已经到了这样一个地步，其中一些流程的定义更加清晰和精准定义。这意味着如果你是新手，你可以在没有太大困难的情况下拿起它并进行过渡。”
不过，对于用户来说，在通过每个供应商处理先进封装的不同方式时仍存在挑战。Ferguson说。“我们知道如何做，但我们知道不止一种方法。哪种方式是最好的？什么能让我最快、最清楚地通过？这些问题可能有点障碍。到最后，总得有人来做这些决定。当在代工厂时，至少已经有人在你前面做了这个决定，如果他们记录了一个而不是另一个，或者他们期望一个而不是另一个。这可能是一件好事，但也限制了你探索替代方案。”
Ferguson指出，在先进封装设计领域中，还有很多工作要做，包括解决应力和热影响，不是高层的热考虑，而是热如何影响芯片粒中的晶体管，以及这是否会对整个系统的行为产生重大影响。
当今设计中对非常快速、几乎实时的热分析的需求越来越大。Ansys半导体业务部门首席技术专家Norman Chang说：“如果有三个芯片堆叠，对处于中间位置的芯片，其散热通道将受到限制。客户一直在说，当他们在设计3DIC，并在块状分区中尝试不同的功率时--在上层芯片、底层芯片和中间芯片中--他们需要确定在这三个不同的芯片上能放多少功率。还需要确定散热所需的热孔数量。如果中间芯片上有很多功率，而且要通过底层芯片到封装和PC板，那么因为没有散热通道，需要从顶层芯片到中间芯片有更多的散热孔。所有的东西都要经过中间芯片。”
考虑到功率的多种配置、功率的分区、不同的功能块以及功能块在芯片中的不同位置，所有这些权衡决策都需要在设计过程的早期做出。为了做到这一点，Ansys正在寻求基于机器学习的方法来执行片上热分析，对于每一个可能的工作负载，可以在几秒钟内完成，或者不超过几分钟。
代工厂的挑战
Mentor的Ferguson认为，该行业只是在代工厂确定如何以大规模生产的方式推出这一产品的一角。他说：“今天，仍然有很多手工的工作，晶圆厂首先提供参考流程，以举例说明如何通过不同的工具和流程来进行。”
然后，EDA工具供应商与代工厂合作开发这些参考流程。而由于每个公司的独特要求，通常会为每个客户创建单独的文件。随着这些技术和流程的发展和成熟，代工厂的流程也将变得更加精简。
不过，这需要时间。Synopsys的Horner表示，虽然先进封装的代工流程已经存在，但它是零碎的，有很多独立的不相干的工具。她说：“市场需要解决的问题是，要使这一切真正成功，目前的点式工具正在耗尽带宽。那些工具一次只为一个技术节点而设计。它们无法同时整合多种技术。它们没有能力拥有大量需要结合的数据库。是的，流程是存在的。晶圆厂已经创建了一些这样的流程，并且已经把它们走顺了。但它们由大量的工具组成。而且，他们中的很多人有不同的数据格式，从一个平台迁移到另一个平台。为了真正让产品得到设计和验证，你必须做这么多不断的迭代，以及长长的循环往复和周期，才能真正得到一些合理的东西--很多东西都是后话。”
先进封装设计的很多方面都需要建模和考虑。Horner说：“你需要一个用于热的模型工具，需要一个用于信号完整性的模型工具。但这就非常复杂了--你不能承受从一个工具到另一个工具。你需要能够有一个凝聚的热感知环境、信号完整性感知环境，让这个东西在你移动器件时能够工作，知道哪里会有热的问题。这就是让这些多芯片器件成功并快速达到生产水平所需要的平台。否则，就会花费数年时间。”
同时，行业在某种程度上现在正在走向增加一些一致性和可预测性，如果一个芯片是按照工具内的某些规则开发的，那么它可能会有很好的良品率，并且在市场上表现得很正常，符合预期。
她说：“这些设计每一个都是定制的，是独一无二的，你要给它们增加更多的复杂性，所以每一个设计都会是独一无二的。而且它们每个都有自己的挑战，不管你是把内存放在堆叠芯片的中间，还是把它放在上面。如果你要把CPU和GPU放在底部或顶部，那么你必须要有通硅孔来连接到底部到基板。你如何分配热量？你把器件放在哪里？每个设计都会是独一无二的，都会有自己的挑战。但这些技术正在被理解。挑战正在被认识到，工具也在不断到位，所以功能和特性也在不断被表征。”
结语
然而，先进封装是真实存在的，对于许多前沿节点的设计来说，它是必不可少的。仅仅缩小功能已经不能提供证明设计成本所需的性能和功率优势。
Horner说：“我们拥有如何将这个解决方案整合在一起的知识。我们有能力在同一个数据库中集成所有这些不同的功能，并将它们整合在一起，使它们能够更有效地运行，以产生更多的DRC感知环境，你可以在不犯很多错误的情况下运行自动布局。你可以获得最终的密度。当你需要的时候，可以做自动屏蔽。进行DRC感知、功率感知、信号完整性感知或热感知设计，而不必从一个工具切换到另一个工具。”
但与任何与复杂芯片设计有关的事情一样，让所有这些器件无缝地结合在一起需要时间。
联系客服
