一文看懂片上时钟控制器（OCC）

什么是OCC？

What is on-chip clock controller?

全称On-chip Clock Controller。指片上时钟控制器。

为什么需要片上时钟控制器？

Why we need OCC

片上时钟控制器（On-chip Clock Controllers，OCC）也称为扫描时钟控制器（Scan Clock Controllers，SCC），是插入在SoC上的逻辑电路。在ATE（自动测试设备）上对芯片做ATPG测试时，OCC用于控制内部scan flip-flop时钟。

OCC的主要功能和常见结构

Main func and main Structure

OCC的主要功能是在ATE上控制芯片的工作时钟，使其工作在高倍时钟频率上，这个频率往往要高于ATE的时钟。这样做的目的是为了更好地建立扫描模型，以满足芯片在高速运行时的测试需求。

OCC的设计需要考虑时钟信号的同步、脉冲使能、测试模式逻辑选择等多个方面。典型的OCC一般包括第一时钟同步器、第二时钟同步器、脉冲使能模块、测试模式逻辑选择模块以及多个时钟信号输入端口和模式设置端口。这些模块和端口协同工作，以实现对芯片内部时钟的精确控制。

前置知识——Stuck-At Fault test

Before which we have to know something

在前文中我们提到过关于stuck-at fault的一些测试方法，细心的同学应该记得我们在stuck-at fault的测试中，capture mode下需要一个时钟脉冲去抓到我们待测试点的值。

一个简单的OCC设计

One demo OCC design

而接下来将要提到的At-speed test也是一种在DFT（Design For Testability）中是一种用于测试芯片中延迟故障的有效方法。它通过让芯片在内部高速时钟上运行，来检测电路中的时序问题。在at-speed test中，不同于stuck-at fault的测试，它需要两个时钟脉冲：第一个时钟脉冲用于激活故障，第二个时钟脉冲用于传播故障。

以上图说明，在OCC（On-Chip Clock）处于capture mode时，可能需要生成一个或者两个function clock脉冲。因此，Test Mode设置为1，shift-enable置1，则scan-clock直通输出到OCC output clock，而若shift-enable置0，则可以通过图中的At-speed Mode为0或者为1来控制产生几个时钟脉冲，当At-speed Mode为0时，Qn和Qn-1输出一个时钟脉冲，为1，Qn-2、Qn-1和Qn共同输出两个时钟脉冲，也就是说可以通过上图的OCC模型来控制输出OCC output clock以完成stuck-at fault 和at-speed fault的测试，后者在130nm以下的制程中非常常见，是SOC中必须要做的一个设计。

总之，at-speed test是DFT中一种重要的测试方法，用于检测芯片中的延迟故障。通过在内部高速时钟上运行芯片，并控制时钟脉冲，可以有效地检测到电路中的时序问题。

一句话总结全文

Summary etc

片上时钟控制器是芯片测试过程中的关键组件，它通过精确控制时钟信号，确保芯片能够在不同的工作模式下进行有效的测试。

写在最后

suisui-nian

最近忙于项目和一些人生大事，跑步之余还是犯懒，没挤出时间更新，谢谢各位催更的小伙伴，祝各位一切顺利，身体健康呀~

本站仅提供存储服务，所有内容均由用户发布，如发现有害或侵权内容，请点击举报。