1 整机原理图设计时各功能电路要区分明确，以便于电路分析。
2 各部分是否尽量使用更低速的器件？(如74HC14 的Tr=Tf=6ns 而74AHC14 的Tr=Tf≤3ns，这时我们就要考虑尽量选用74HC14 而不是74AHC14.)
3 对DVD 机芯的干扰是否有EMI 对策，原理图上要明确标注。
解释说明：DVD 机芯的干扰主要是激光头电路本身产生的干扰（不同厂家的机芯干扰程度不一样），激光头的干扰通过较长的激光头扁平线形成天线辐射，所以要在电路上加小电容减少扁平线的天线效应，如下图。
4 DVD 机芯电源要有EMI 对策，不但要明确标注而且要注明Layout 时的放置位置。
解释说明：由于激光头读取信息时电源瞬间变化所产生的干扰很大。机芯电源要求就近有能提供瞬态电流的电容。如下图虚线框内的EMI 对策，有的机芯电路有好几个电源，每个电源都要有电容滤波，至少要有一个102---104 的电容。
5 原理图上要标注各功能块的工作电压，尤其是时钟信号工作频率要描述清楚？（如：解码芯片、RAM 芯片、DC/DC等）
解释说明：原理图上标注清楚工作电压和信号频率不但有利于原理图的评审，对PCBLayout 也有很大的指导作用。
6 对于干扰较大的3、5 次谐波频率在230MHz 左右的时钟频率能否调整？（要求F3、F5＞230MHz+20MHz）
解释说明：因为CE 辐射测试标准里有两个频率段（30MHz----230MHz 和230MHz---1GHz），高段比低段要求低7dB。在EMC 整改时要降7DB 需要增加很多对策，尤其是针对LCD 屏的干扰，我们很难对屏进行处理。 如下图有一个时钟的谐波在225MHz 左右超标6db。如果时钟频率稍改大一点使其落在230MHz 以后，那么EMC 整改就容易多了。所以如果时钟频率能调的话，就尽量使干扰较大的频率其3、5 次谐波大于230MHz。
7 对较高频率是否有EMI 对策？如RAM 时钟等。
解释说明：工作频率比较高的时钟信号不但其产生的谐波辐射很大，其本身的基波辐射也很大，所以原理图上一定要有EMI 对策。如MTK1389 与DRAM 的工作时钟， 频率为108MHz/128MHz/135MHz，在原理图上要串联电阻和并联电容到地。如下图所示。
8 振荡电路里晶振的输出脚要串联EMI 磁珠。
解释说明：晶振的输出脚一般都会有谐波分量产生，EMI 磁珠对高频信号存在很大的阻抗，使得时钟信号的基波通过，高频谐波分量被衰减，如下图虚线框内对策。
9 地址/数据线要串联电阻。
解释说明：在 EMI 测试时常发现一些密集噪声干扰，如下图。密集噪声干扰与电路中的晶振、主频信号没有很大关系，属总线干扰。是因为总线匹配和布线的问题，适当调整匹配电阻，并在 layout 时有针对性地对地址/数据总线处理可有效减少总线上的干扰。见下图。
10 656 信号线上要串联匹配电阻，同时也要串联EMI 磁珠。
解释说明：我们目前用的656 数字信号一般为8 位，如上面所说的数据总线会产生密集噪声，需要在656 信号线上串联匹配电阻。由于到屏的656 信号走线很长（长的PCB 走线+到屏的连接线），656 的谐波分量很容易通过长的连接线辐射，这时需要再在匹配电阻后面串联EMI 磁珠。如下图。最好是能够在系统布局上优先考虑，使得656 信号线尽量短。
11 TV 产品主板到液晶屏的信号连接线上要预留电阻。
解释说明：到液晶屏的信号速率比较高，EMI 辐射也比较严重。信号线上预留电阻方便EMC 整改。
12 各电源及支路是否作隔离和滤波处理？
解释说明：不同功能电路里电源所响应的dv/dt 和di/dt 都不一样，也就是电源所受到的干扰也不一样，为防止干扰通过电源产生串扰、辐射，我们要求各电源及支路都要作隔离和滤波处理。一般用电感/磁珠作隔离，用电容做滤波。如下图点亮的5V 电源给CPU、DC/DC、TV 供电。DC/DC 大电流，CPU/TV 高频共用5V，而5V 没有作隔离和滤波处理。原理图上没有设计好，PCBLayout 也没有改正过来。
13 原理图上尽量采用统一地，需要地分割的电路可用磁珠隔离。
解释说明：原理图采用分割地，对PCBLayout 会提出很高的要求，如果PCB 工程师不精通原理图，不完全了解每条信号的返回路径，地分割不合理很容易把信号的最佳返回路经给切断了，被切断最佳返回路经的信号必须要通过别的途径返回，这样返回信号很可能会出现狼入羊群、羊入狼群的不良现象。环路面积的增加也会使得 EMI 辐射更加严重。所以尽量采用统一地，对不同类型的地可用磁珠隔离，如下图虚线框内磁珠隔离了AGND 和GND。
14 按键板和遥控接收板地要与主板地在主板上用磁珠/电感隔离。
解释说明：因为主板上电路大多数是数字电路，数字电路的地存在很大的地弹、地脉冲等干扰信号。这些干扰信号很容易通过比较长的连接线产生辐射。连接线的地与主板的地用磁珠/电感隔离可有效降低这种辐射干扰，同时还能降低连接线上传来的ESD 干扰主板电路。如下图虚线框内对策。
15 功能切换时对暂时不用的功能电路要采用电源关断。
解释说明：对暂时不用的功能电路，如果电源没有关断，不但增加功耗，芯片工作也会产生EMI。如带FM 的DVD，在DVD 状态下FM 也在工作（只是被MUTE），这时的FM 由于没有信号控制，FM 的本振和其他谐波辐射非常严重，直到切断FM 电源问题才得以解决。所以建议对暂时不用的功能电路要采用电源关断。如下图FM 采用电源关断。
16 对于不用的时钟脚不能悬空。
解释说明：解码芯片暂时不用的时钟脚其内部电路仍在震荡工作，内部的谐波信号会通过悬空脚产生辐射干扰，EMI 对策需要给悬空脚一个适当的端接。如FI8125 的93 脚像素时钟会有很大的辐射，不能悬空，需要如下图加一个RC 端接。其中电容C 为降低直流功耗所用。
T101 的第35 脚也经常悬空，这个脚的EMI 辐射也很大，需要给这个脚加一个RC 端接。如下图虚线框内对策。
17 对于其他有重要功能的悬空脚都要给适当的上拉或下拉。
解释说明：给悬空的I/O 口一个适当的上拉或下拉，可以确保I/O 口有一个固定的逻辑电平，外来干扰（如ESD）不会轻易引起I/O 口的逻辑电平发生变法，确保芯片能稳定的工作。干扰比较大的悬空脚还可以通过下拉降低EMI。
18 耳机插座上左右声道要并680p----1000P 的电容到地。耳机检测脚要并104 电容再串10Uh 电感。
解释说明：在对耳机端口进行 EMS 测试时，左右声道上的对地电容会把干扰信号耦合到地，达到提高抗干扰的能力，ESD 测试很容易使耳机检测脚电平发生变化，使系统误判（喇叭无声音），耳机脚并电容串电感提高耳机抗静电的能力。如下图虚线框内对策。
19 音频端子要并680p---1000p 电容到地。
解释说明：同上面的解释一样也是提高抗扰度和降低EMI。如下图虚线框内对策。
20 喇叭插座端子要并680P---1000P 电容到地。
解释说明：由于喇叭端子有较长的连接线，长的连接线会把主板上的emi 能量辐射出去，尤其是数字功放的干扰。有一些在喇叭线上夹磁环，也是一种降低emi 的对策，如果在喇叭插座端子上并电容加上layout 合理就可以不加磁环而又降低emi。如下图虚线框内对策。
21 芯片电源是否有旁路、去耦、储能电容？尤其是高速芯片是否有不同数量等级的电容？（滤除不同频率段 的干扰）
解释说明：芯片逻辑电平的快速变化势必引起电源的瞬变，瞬变的电源上就会有 EMI 产生。给电源放置不同数量等级的电容可以滤除不同频率段的干扰。一般要求电容相差2 个数量级，因为相差2 个数量级的电容在其谐振特性上刚好互补。如104/102，103/101。
另外强烈建议今后原理图上滤波电容的放置一定要靠近芯片引脚，如下图所示。这样不但便于评审、阅读，而且对 PCBLayout 也有很大的指导性，不会出现电容放置不合理的现象。这一点很重要，希望能过引起重视，宁可原理图的纸张篇幅多几页，也要把原理图整的更规范、更专业。
22 主要芯片的防静电等级是多少？是否符合要求？
解释说明：一个芯片的使用不但要了解芯片所能实现的功能，还要关注芯片的防静电等级是多少。对于防静电等级很低的芯片原理图上要体现出来，在原理图评审时再重点评审。
23 对达不到防静电等级的芯片是如何处理的？
解释说明：防静电不但是 EMC 对策人员所考虑的问题，也是项目工程师和项目经理在开发阶段应重点考虑的课题。对达不到防静电等级的芯片要有明确的处理对策，最好是更换芯片。
24 复位电路的抗干扰性能是否良好。复位电路的电解电容尽量用贴片的胆电容或者陶瓷电容。
解释说明：复位电路的电解电容由于个子比较高，静电测试时电解电容像天线一样容易接收静电能量，如果芯片的防静电等级很低，那么极易引起芯片复位。再加上电解电容的等效阻抗和等效感抗都很大，不能及时把静电泄放到地。 故复位电路的电解电容尽量用贴片的胆电容或者陶瓷电容。
25 复位电路的电源是否有隔离滤波措施。
解释说明：在对产品进行 ESD 测试时，如果静电屏蔽不能做得很好，静电能量串入到电路里面去，电源线上就会感应到静电，复位电路的电源如果没有做滤波隔离措施，静电能量就会引起芯片复位。尤其是 DVD MT1389极容易复位，便携式DVD 由于外壳电镀，静电屏蔽做得很好，静电测试容易通过。而LCD_TV 产品由于系统复杂（连线较多）、静电屏蔽不可能像便携式DVD 做得那样好，所以LCD_TV 产品抗静电等级很差。在这里解释说明了同样的电路在便携式DVD 里抗静电很好，在LCD_TV 产品里就很差的原因（因为有人质疑、不理解）。
解释被复位的过程：如下图复位电路，在系统工作正常后，CE9 正极电压与复位电路电压相等，当复位电源上有一串负向的ESD 脉冲信号，CE9 正极电压就会通过D1 向负脉冲放电而引起芯片复位。当复位电源上有一串正的ESD脉冲信号，比较高的ESD 电压会通过电阻R2 对电容EC9 充电，充电时间T=RC，如果这一充电过程还不足以使芯片复位，那么当电源上高达几千伏的正ESD 脉冲消失时，充电后的EC9 会通过D1 放电，这一放电过程一定会引起芯片复位。所以复位电路的电源做隔离和滤波是很有必要的，如下图虚线框内对策，必要时可把磁珠改为10UH 的电感加强隔离。
26 复位电路的地要做好隔地措施。
解释说明：电容对交流信号是直通的，ESD 能量是很强的交流脉冲，如果复位电路的地线上有ESD 脉冲，那么ESD 能量会通过电容耦合到复位线上引起芯片复位。所以复位电路的地要做好隔地措施，如下图虚线框内串接一个磁珠到地，如果地线上的ESD 干扰很大，磁珠可考虑更换为电感。
27 复位电路到复位脚要串联一个磁珠或者电感。
解释说明：同样的道理，如果 ESD 能量很大，电源和地线不能彻底隔离，这时需要在复位线路上串联一个电感或者磁珠，如下图虚线框。
以上对复位电路的电源、地和复位信号的ESD 对策可以解决即使芯片抗静电等级很低的ESD 测试出现的复位问题。 所以对抗静电等级比较高的芯片可以只考虑复位信号线上的对策。
28 按键信号线上是否有电感、电容。
解释说明：在对产品按键进行ESD 测试时，按键线上的静电能量传入到芯片I/O 口，会引起系统复位、死机、按键功能错乱等不良现象。需要在按键线路上作隔离和滤波措施阻碍 ESD 能量进入到控制芯片内，如下图虚线框内串联10UH 电感再并103—104 电容到地。
对于动态扫描方式的按键电路，ESD 对策要求并小电容和串联磁珠，因为磁珠在低频段阻抗很低，不会破坏扫描波形。如下图虚线框内的对策。如果按键线路上的ESD 能量很强，此对策还不能解决ESD，可把100p 的电容改为压敏电阻，封装一样。
29 其他的I/O 口如VGA、SCART 口等都要有防EMI、防静电处理，音频信号脚都要有并100P 左右的电容到地。
解释说明：因为ESD 测试时，对所有的I/O 口都会进行测试，在电路上都要有ESD 对策。对信号频率比较高的I/O 口不能用串电感和并电容的方式来防护ESD，这时要用上专用的ESD 器件。如下图虚线框内对策。
30 对封装很大的I/O 口防ESD 器件尽量用分立元件。
解释说明：因为防ESD 器件原则上要求靠近I/O 口，而大封装的I/O 口空间距离比较远，如果用集成度高的防ESD 器件会导致部分I/O 因离防ESD 器件太远而得不到静电保护。
31 DC/DC 电路开关波形的改善。
解释说明：在DC/DC IC 的SW 脚和BST 脚串一个低于33 欧的电阻可以降低开关波形的过冲，从而降低EMI。如下图R224。电阻大小根据信号波形（过冲情况）来调整。
联系客服
