集成触发器及应用

集成触发器及其应用

参考资料：http://202.201.48.18/jpkc/2006/szdzjs/shijian/shiyan5.htm

一、实验目的

1. 掌握基本 RS、D 和 JK 触发器的逻辑功能及测试方法。

2. 熟悉 D 和 JK 触发器的触发方法。

3. 了解触发器之间的相互转换。

二、实验原理

触发器是基本的逻辑单元，它具有两个稳定状态，在一定的外加信号作用下可以由一种稳定状态转变为另一稳定态；无外加信号作用时，将维持原状态不变。因为触发器是一种具有记忆功能的二进制存贮单元，所以是构成各种时序电路的基本逻辑单元。

1. 基本 RS 触发器

 

图 2.5.1(a)    基本RS触发器

图 2.5.1(b)     防抖动开关

由两个与非门构成一个 RS 触发器如图 2.5.1(a) 所示。其逻辑功能如下：

(1) 当 S = R  =1 时，触发器保持原先的 1 或 0 状态不变。

(2) 当 S = 1，R = 0 时，触发器被复位到“0”状态。

(3) 当 S = 0，R = 1 时，触发器被置位于“1”状态。

(4) 当 S = R = 0，尔后若 S 和 R 同时再由“0”变成“1”，则 Q 的状态有可能为 1，也可能为 0，完全由各种偶然因素决定其最终状态，所以说此时触发器状态不确定。基本 RS 触发器的特性方程如下：

            

 

图 2.5.1(b) 是一个由基本 RS 触发器构成的防抖动开关，可以用它构成单脉冲发生器。

2. D 触发器

D 触发器是由 RS 触发器演变而成的。逻辑符号如图 2.5.2 所示，其功能表见表  2.5.1，由功能表可得

Q ⁿ⁺¹=D  (2.5.2)                                                                     

 

常见的 D 触发器的型号很多，TTL 型的有 74LS74 (双D )、74LS175 (四 D )、74LS174 (六 D )、74LS374 (八 D ) 等。CMOS 型的有 CD4013 (双 D )、CD4042 (四 D ) 等。本实验中采用维持-阻塞式双 D 触发器 74LS74，图 2.5.3 所示分别为其引线排列图，R_D 和 S_D 是异步置“0”端和异步置“1”端，D 为数据输入端，Q 为输出端，CP 为时钟脉冲输入端。

3. JK 触发器

JK 触发器逻辑功能较多，可用它构成寄存器、计数器等。图 2.5.4 所示是 JK 触发器的逻辑符号。常见的 TTL 型双 JK 触发器有 74LS76、74LS73、74LS112、 74LS109 等。CMOS 型的有 CD4027 等。图 2.5.5 为双 JK 触发器 74LS76 的引脚排列图。其中 J、K 是控制输入端，Q 为输出端，CP 为时钟脉冲端。R_D 和 S_D 分别是异步置“0”端和异步置“1”端。

当 R_D=1，S_D=0 时，无论 J、K 及 CP 为何值，输出 Q 均为“1”；当 R_D=0，

S_D=1时，此时不论 J、K 及 CP 之值如何，Q 的状态均为“0”， 所以 R_D，S_D 用来将触发器预置到特定的起始状态 ( “0” 或 “1” )。预置完成后 R_D，S_D 应保持在高电平 (即“1”电平)，使 JK 触发器处于工作方式。

当 R_D=S_D=1 时，触发器的工作状态如下：

(1)当 JK=00 时，触发器保持原状态。

(2)当 JK = 01 时，在 CP 脉冲的下降沿到来时，Q = 0，即触发器置“0”。

(3)当 JK = 10 时，在 CP 脉冲的下降沿到来时，Q = 1，触发器置“1”。

(4)当 JK=11 时，在 CP 脉冲的作用下，触发器状态翻转。

由上述关系可以得到 JK 触发器的特征方程为：

 

4. T 触发器

T 触发器可以看成是 JK 触发器在 J = K 条件下的特例，它只有一个控制输入端 T 。它的特性方程是：

 

三、实验内容及方法

1. 验证基本 RS 触发器的逻辑功  能

按图 2.5.1(a) 用 74LS00 组成基本 RS 触发器，并在 Q 端和 Q 端接两只发光二极管，输入端S 和 R 分别接逻辑开关。接通 +5V 电源，按照表 2.5.2 的要求改变 S 和 R 的状态，观察输出端的状态，并将结果填入表 2.5.2。

2. 验证 D 触发器逻辑功能

将 74LS74 的 R_D、S_D、D 连接到逻辑开关，CP 端接单次脉冲，Q 端和 Q 端分别接两只发光二极管，接通是电源，按照表 2.5.3 中的要求，改变 R_D、S_D、D 和 CP 的状态。在 CP 从 0 到 1 跳变时，观察输出端 Q ⁿ⁺¹ 的状态，将测试结果填入表 2.5.3。

3. 验证 JK 触发器逻辑功能

将 74LS76 的 R_D、S_D、J  和 K 连接到逻辑开关，Q 和 Q 端分别接两只发光二极管，CP 接单次脉冲，接通电源，按照表 2.5.4 中的要求，改变 R_D、S_D、J、K 和 CP 的状态。在 CP 从 1 到 0 跳变时，观察输出端  Q  ⁿ⁺¹ 的状态，并将测试结果填入表 2.5.4。

4. 不同触发器之间的转换

(1) 将 JK 触发器转换成 D 触发器，自行画出转换逻辑图，检验转换后电路是否具有 D 触发器的逻辑功能。

(2) 将 D 触发器转换成 JK 触发器和 T 触发器。自行分别画出转换逻辑图，检验其逻辑功能。

四、实验仪器与器件

1. 数字电路实验箱                        1个

2. 集成电路

   与非门                  74LS00          1片

   双D触发器            74LS74          1片

   双JK触发器         74LS76          1片

五、实验报告要求

1. 整理实验结果。

2. 画出触发器相互转换的逻辑电路。

3. 总结异步置位、复位端的作用。

4. 总结 D 触发器、JK 触发器的状态变化与时钟的关系。