原文：时钟相关概念
FPGA如何从入门到高手？
非线性co7vtwr8    阅385
FPGA静态时序分析——IO口时序（Input Delay /output Delay）
favinfeng    阅2218    转24
【图说新闻】FPGA IO口时序约束是怎么一回事？
ChinaAET    阅56
【博客大赛】零基础学FPGA （二十六）必会！ 从静态时序分析到SDRAM时序收敛（上篇）
果宝战士书屋    阅679    转5
综合方法论
CharlseLib    阅359    转11
1553B总线中曼彻斯特编解码器的设计
ldjsld    阅828    转7
从计数器到分频电路（完结）
共同成长888    阅627    转5
ALTERA应用之异步复位、同步释放
rookie    阅588    转5
Verilog十大基本功1（流水线设计Pipeline Design）
xine2009    阅2304    转5
FPGA语法篇
李清龙1023    阅542    转5
FPGA基础之脉冲边沿检测原理verilog版本
yng326309158    阅423    转3
IC攻城狮求职宝典05 钜泉光电
芯文苑eecourse    阅116    转3
跨时钟域的处理
幻魂1990    阅258    转2
RTL概念与常用RTL建模
金刚光    阅408    转2
基于verilog的分频器设计（奇偶分频原理及其电路实现：上）
aixuexidewau1    阅626
脉冲边沿检测（Verilog）
cana    阅1934    转29
基于单片机的DDS函数信号发生器毕业论文
毕业论文大全吧    阅279    转2
数字后端基础技能之：CTS（上篇）
雨在路上    阅312    转4
时序约束系统学习
zhangquanling    阅2335    转33