晶体管结构|IMEC展示无结全环栅纳米线场效应管，是实现5纳米及以下特征尺寸最具潜力的方案之一

比利时微电子中心（IMEC）近日展现了垂直堆叠水平硅纳米线（NW）而形成的全环栅（GAA）n型和p型金属氧化物半导体场效应管（MOSFET），纳米线直径仅为8纳米。这些器件基于体硅衬底，使用替换金属栅（RMG）工艺，具有卓越的短沟道特性（LG=24nm时SS=65mV/dec，DIBL=42mV/V），可与鳍形晶体管（FinFET）参考器件的性能相媲美。

NMOS GAA Si NWFET透射电镜（TEM）图像（LG=70nm）

a.Si NW阵列的概貌；b.两个堆叠在一起的Si NWFET放大图

突破

水平NW是RMG FinFET的自然延伸，垂直NW则需要更多颠覆性技术。IMEC成功结合了GAA、水平NW和垂直NW这三个方面，首次展示了水平Si NW的垂直堆叠，纳米线直径仅为8纳米，横向间距45纳米，垂直隔离20纳米。

原理

与传统体硅FinFET工艺流程相比，IMEC在工艺流程上实现了两个重要不同。一是在750摄氏度进行浅槽隔离（STI）致密化，带来持续陡峭的SiGe/Si界面，对于控制良好的Si NW释放至关重要。二是使用了一个低复杂性接地层掺杂，抑制了底部的寄生沟道。

意义

GAA结构能提供良好的静电控制能力，因此支持CMOS器件尺寸的进一步微缩，被认为是实现5纳米CMOS微缩最具潜力的候选技术之一，而且由于没有PN结，制造工艺进一步得到简化。

IMEC新研制出的GAA NWFET具有工艺过程简化、稳定性提升、低频噪声减少、关断（Ioff）电流降低等一系列优势，将对先进逻辑、低功耗和模拟/射频器件具有巨大吸引力，将为实现10nm及以下特征尺寸的发展铺平道路。

器件的垂直堆叠也可显著缩小SRAM面积。在新设计的SRAM单元中，通过使用两个垂直堆叠、带有同样沟道掺杂的无结垂直NWFET，可使每比特SRAM面积减少39%。

下一步

IMEC接下来将聚焦取得更高间距密度和全环栅横向NW CMOS器件的研发。

IMEC在其核心CMOS项目中的研究伙伴包括格罗方德、英特尔、美光、SK海力士、三星、台积电、华为、高通和索尼。